"논리회로실험(아주대)" 검색결과 361-380 / 447건

• 

  실험8결과[1].RAM

  \* ARABIC 1. 2-Bit RAM- 이 실험은 R-S Latch와 Gate들을 조합하여 2bit Ram을 구성해 Ram의 동작에 대해 논리회로 적으로 분석하여 세부적인 동작을 확인 ... 1. 실험 결과2-bit RAM그림 SEQ 그림 \* ARABIC 1. 2-bit Random-Access MemoryWrite(WR pin)Input 0Input 1Read ... 하는 실험이었다. 입력 핀은 2개씩 짝을 지어 3쌍, 총 6개로 이루어져있고 출력 핀은 2개로 이루어져 있다.- 입력핀 각각의 용도를 살펴보면 먼저 IN0과 IN1은 저장할 R-S

  리포트 | 3페이지 | 1,000원 | 등록일 2011.06.27

  다운로드 장바구니
• 

  실험8예비[1].RAM

  1. 목 적반도체 memory의 기본적인 동작 원리를 알아보고 MSI(TTL) 64-bit 기억 소자의 동작을실험을 통해 확인한다.2. 이 론RAM(Random Access ... Address 회로로 구성된다. Address decoder에 의해 Memory Cell을 접근하게 되고, Write 또는 Read 작업을 수행하는 것이다. 각 Memory Cell ... 으로 Latch 회로를 사용하면 SRAM이라 부르고, 정보를 Capacitor에 저장하는 경우 DRAM이라 부른다.그림 SEQ 그림 \* ARABIC 1. RAM Block

  리포트 | 3페이지 | 1,000원 | 등록일 2011.06.27

  다운로드 장바구니
• 

  예비 Multiplexer & Demultiplexer

  (Multiplexer): 여러 개의 입력선 중에서 하나를 선택하여 출력선에 연결하는 조합 논리회로이다. 선택선의 값에 따라 한 개의 입력선을 선택한다. 일반적으로 입력선2 ^{n}개와 선택선 n개 ... 했던 회로와 결과가 같은지 비교한다.실험1) Multiplexer: 2가지 방법으로 구현한 멀티플렉서 모두 정상적으로 작동한다면 주어진 표와 같은 결과가 나올 것이다.실험2 ... 1. 실험목적- 멀티플렉서(Multiplexer)와 디멀티플렉서(Demultiplexer)의 원리를 이해하고 실험을 통해 동작을 확인한다.2. 실험이론멀티플렉서

  리포트 | 6페이지 | 1,500원 | 등록일 2013.12.26

  다운로드 장바구니
• 

  결과 Multiplexer & Demultiplexer

  을 수 있었다. 다만 두 실험의 차이가 있다면 다이오드의 밝기가 MUX보다 DeMUX가 더 밝았다. 원인에 대하여 생각을 해보았는데 회로를 구성하는데 있어 사용되는 IC의 개수 ... 실험1. MultiplexerSetting: 전압 공급기를 사용하여 5V 전압을 인가하였다.10S0S10YD0D1D2D311. 파란색 영역에서S _{0}와S _{1}의 High ... 00D11D10D11D10D20D21D21D20D31D30D30D31Y0Y1Y0Y1Comparison & Analysis: 회로를 구성 한 뒤 Enable 단자에 High를 인가

  리포트 | 4페이지 | 2,000원 | 등록일 2013.12.26

  다운로드 장바구니
• 

  실험4 결과보고서 험 4. Multiplexer & Demultiplexer

  와 몇 번이고 다시 꼽으며 실험했던 기억이 난다. 실험 후 논리회로 수업을 통하여 tri-state-buffer와 먹스에 대하여 간략히 배웠는데 실험을 통하여 배운 점을 생각하며 응용 ... 실험의 값과 동일한 결과가 나오는지 비교해보는 실험이었다. 즉, 멀티플렉서 역할을 하는 IC소자 74HC153를 통해 위 실험의 회로 구성 및 결과 값 확인이 주목적인 것이 ... 되기 때문에 enable값이 0이 됫을 경우 위 회로의 멀티플렉서가 정상적으로 작동하게 될 것이다.실험 2. 디멀티플렉서① Enable을 갖는 1x4 디멀티플렉서를 74HC11과 74

  리포트 | 7페이지 | 1,000원 | 등록일 2013.01.01

  다운로드 장바구니
• 

  실험3결과[1].가산기와감산기

  1. 실험 결과예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.회로 SEQ 회로 \* ARABIC 1. 반가산기그림 SEQ 그림 \* ARABIC 1. 반가산기 출력 ... 을 출력하는 회로를 만들고 확인해보는 실험이었다. 그 결과, Sum은 A,B가 서로 다를 때에만 1을 출력하고 Carry는 A,B가 둘 다 1일 때에만 1을 출력한다는 것을 알 수 ... 의 조합 4가지 경우에 대해 LED 출력으로 실험해본 결과 위의 Simulation과 동일한 결과를 얻을 수 있었다. 실제 감산기를 설계할 때는 이처럼 별도의 회로를 만들어 사용

  리포트 | 8페이지 | 1,000원 | 등록일 2011.06.27

  다운로드 장바구니
• 

  실험4결과[1].MUX&DEMUX

  1. 실험 결과실험1. 멀티플렉서Enable 입력을 갖는 4x1 멀티플렉서를 74HC20과 74HC04를 이용하여 다음 회로와 같이 구성한다. 여기서, E가 enable 입력이고 ... 수 있었던 실험이었다.실험2. 디멀티플렉서Enable을 갖는 1x4 디멀티플렉서를 74HC11과 74HC04를 이용하여 다음 회로와 같이 구성한다. 데이터 입력 D는 enable ... S0, S1은 선택입력, 그리고 D0~D3이 4개의 데이터 입력이다.회로 SEQ 회로 \* ARABIC 1. Multiplexer다음 표와 같이 입력을 가한 뒤에 출력 Y를 측정

  리포트 | 6페이지 | 1,000원 | 등록일 2011.06.27

  다운로드 장바구니
• 

  실험7결과[1].Decoder&Encoder

  1. 실험 결과2단 2진 카운터회로 SEQ 회로 \* ARABIC 1. 2단 2진 카운터 DecodingCLKAA’BB’A’B’AB’A’BAB그림 SEQ 그림 \* ARABIC ... 었다. 위 회로의 A, A’, B, B’ 단자 중 2개를 조합해서 2-input NAND Gate나 2-input AND gate로 연결하여 디코딩하는 것이 이번 실험의 과정이 ... 는 2진수 결과와 여러 개의 gate 조합으로 7-segment를 구동시키는 회로를 꾸며야 하는데, 이러한 회로는 많이 쓰이기 때문에 하나의 IC로 제작되어 편리하였다.- 실험실

  리포트 | 6페이지 | 1,000원 | 등록일 2011.06.27

  다운로드 장바구니
• 

  실험4예비[1].MUX&DEMUX

  진리표74HC139: 실험에서 사용할 DEMUX IC로 VCC와 GND를 제외한 14개의 핀으로 이루어져 있다. 위에 회로도에서 D라고 표현한 Data를 Enable핀이라고도 부르 ... 1. 목 적MUX와 DEMUX의 동작 특성을 이해하고 실험을 통해 확인한다.디지털 시스템의 기본인 가산기와 감산기의 구조 및 동작 원리를 실험을 통해 이해한다.2. 이 론 ... 역할을 하는 A와 B는 Inverter와 연결된다. 그리고 각 AND gate는 A와 B를 바로 입력회로 SEQ 회로 \* ARABIC 1. MUX받거나 Inverter 후에 입력

  리포트 | 8페이지 | 1,000원 | 등록일 2011.06.27

  다운로드 장바구니
• 

  실험5결과[1].Latch&Flip-Flop

  1. 실험 결과예비과제 (1)에서 구한 R-S latch를 구성한 후 출력을 측정하라.회로 SEQ 회로 \* ARABIC 1. Nand gate를 이용한 R-S LatchSRQQ ... . R-S latch 출력파형- 첫번째 실험은 R-S latch 회로를 NAND gate로 직접 구성해보고 그 결과를 알아보는 확인해보는 실험이었다. 보통 인터넷이나 서적에는 NOR ... 해 다음 실험에서 memory 기능이 있는 기억소자 Flip-Flop의 회로를 만들 수 있다.클럭 입력을 가진 R-S F/F을 구성한 후 출력을 측정하고 결과를 검토하라.회로 SEQ

  리포트 | 4페이지 | 1,000원 | 등록일 2011.06.27

  다운로드 장바구니
• 

  실험7예비.Decoder&Encoder

  어 0(10진수)은 ‘0011’로 변환된다. 실험 (4)의 회로에서 4개의 NAND gate는 각각 2진수의 Bit를 의미하고, 입력에는 0부터 5까지 6개의 SW로 값을 받 ... 단 2진 카운터를 이용한 회로실험 (1)의 회로 Simulation에서 4개의 NAND gate를 이용해서 매 순간 하나의 gate가 ‘0’으로 만드는 것을 볼 수 있었다. 이번 ... 1. 목 적Counter를 이용해서 Decoding과 Encoding의 코드 변환 동작을 실험하고, 동작 원리를 이해한다.2. 이 론Decoder그림 SEQ 그림

  리포트 | 8페이지 | 1,000원 | 등록일 2011.06.27

  다운로드 장바구니
• 

  실험5예비[1].Latch&Flip-Flop

  1. 목 적Flip-Flop의 기본이되는 R-S F/F을 비롯한 여러 종류의 F/F을 구성해보고 동작 특성을 실험을 통해 알아본다.2. 이 론Combinational Logic ... CKT과 Sequential Logic CKTCombinational Logic CKT는 Gate로만 이루어져 시간의 영향을 받지 않는 회로를 말하며, Sequential ... Logic CKT는 Gate와 저장 기능을 수행하는 메모리 요소(F/F)를 사용한 회로를 말한다.R-S F/F(R-S Latch with Enable)설명R-S Latch 회로

  리포트 | 7페이지 | 1,000원 | 등록일 2011.06.27

  다운로드 장바구니
• 

  실험9예비[1].DAC&ADC

  1. 목 적D/A와 A/D 변환기(Converters) 회로의 구성과 동작 원리에 대해 이해한다.2. 이 론D/A converter기능: Digital 신호를 Analog 신호 ... 시간이 빠르고 회로가 간단한 것이 장점이지만, bit 수가 증가할수록 사용되는 저항의 범위가 너무 넓어지고, 저항들의 정확도가 떨어지면서 정밀도가 낮아지게 되는 단점을 가지게 된다 ... timer가 시작해서 count를 하고, 입력 전압과 톱니파 신호를 비교해서 그 값이 일치하는 순간의 count값을 기록하게 된다.이 방법은 회로의 구성하는데 필요한 IC가 비교

  리포트 | 12페이지 | 1,000원 | 등록일 2011.06.27

  다운로드 장바구니
• 

  스톱워치(stop watch) 설계 프로젝트

  1. 설계 목표: FPGA를 사용하여 스톱워치를 설계한다.- 입력 : start/stop, rap/reset 버튼 2개로 구성- 출력 : 7segment 5개를 사용하여 분, 초, 초/10 (00:00 .0)를 구현[ 동작 조건 ]1) 초기상태에서 start/stop ..

  리포트 | 7페이지 | 5,000원 | 등록일 2013.12.26 | 수정일 2020.12.14

  다운로드 장바구니
• 

  실험6 결과보고서

  +5500000+56000000《Parallel In/Serial Out 회로 구성》《Parallel In/Serial Out 회로 구성에 따른 시뮬레이션》실험 처음 CL단자를 접지시켜 모든 ... 하다는 것을 알 수 있다. 위 회로는 실험 4의 (1)과 같은 비동기식 카운터이다. 자세한 설명은 예비보고서에 있으므로 생략하도록 한다.(3) 예비과제에서 구한 10진 리플 카운터 ... 실험 6. Shift Register & Counter(결과보고서)*이번 실험은 앞 반에서 결과 값이 나오지 않는다고 하여 시뮬레이션으로 대체하였다.*실험 1. 시프트 레지스터A

  리포트 | 9페이지 | 1,000원 | 등록일 2013.01.01

  다운로드 장바구니
• 

  실험3 결과보고서 실험 3. Adder & SubtractorLogic gates

  실험 3. 가산기와 감산기(Adder & Subtractor)(결과보고서)실험 1예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.《회 로 구 성 도》위 회로 구성도 ... V1.3 mV0.3 V입 력출 력XYSC*************000< 측 정 값 > < Truth table >실험 결과 위 표와 같이 측정값이 나왔는데, 이 회로는 반가산기 ... 1111111001101011001001101010100011000000< 측 정 값 > < Truth table >실험 결과 위 표와 같이 측정값이 나왔다. 위 측정값을 보면 알 수 있듯이 이 회로는 전

  리포트 | 7페이지 | 1,000원 | 등록일 2013.01.01

  다운로드 장바구니
• 

  실험7. Shift Register 결과

  고찰: 이번 실험은 일반적인 시프트레지스터와 순환 시프트레지스터를 구성해보고 결과를 통해서 이 둘의 특성을 확인하는 것이었다. 지금까지 진행해왔던 실험은 지난학기에 수강했던 논리회로 ... 은 7496 집적회로를 이용해 실험1에서 진행하였던 시프트레지스터의 동작을 확인해보는 실험이었다. 실험1에서는 7476소자(J-K F/F)을 3개(J-K는 6개)를 이용하여 회로를 구성 ... 하였지만 이번 실험에서는 7476 소자 하나만을 이용하여 회로를 구성하여서 좀 더 간단한 회로를 구성할 수 있었다. 이번 실험도 실험1과 마찬가지고 처음 맨 왼쪽에 있는 두 개

  리포트 | 9페이지 | 1,000원 | 등록일 2012.12.05

  다운로드 장바구니
• 

  실험8. Counter 결과

  동기식 카운터의 회로를 잘 구성했고 그 특징을 잘 확인했다고 볼 수 있다.실험3. 7-segment 표시기를 갖는 BCD 카운터예상결과DCBA10진수점등하는 LED00000a,b,c ... 해준다. 이는 10진수로 0부터 9까지의 수다. 실험 결과를 보면 0000에서 0001, 0010, . . . . , 1001 까지 LED가 켜졌다. 이는 회로를 제대로 구성해서 ... 8. 카운터1. 실험과정 및 결과실험 1. 2단 2진 카운터 ? 비동기식 카운터예상결과:실험결과:1234: 첫 번째 실험은 2단 2진 카운터로 비동기식 카운터이다. 따라서 모든

  리포트 | 8페이지 | 1,000원 | 등록일 2012.12.05

  다운로드 장바구니
• 

  실험8. Counter 예비

  동작에 관해 실험하고 그 동작원리를 이해한다.2. 이론1) 카운터- 계수능력을 갖는 회로로 입력에 들어오는 펄스의 수를 계수함으로서 컴퓨터가 여러 가지 동작을 수행 하는 데 ... 8. Counter1. 실험 목적- 카운터의 동작원리와 특성을 이해한다.- 2진 시스템에서의 숫자표시와 2진 카운터에 대해 이해한다.- 카운터를 이용해 디코딩과 인코딩의 코드변환 ... 2진 카운터는 -0에서 (2n-1)까지 카운트한다.(4) 리플카운터: 플립플롭의 출력 값은 다른 플립플롭을 트리거 할 수 있는 신호원으로 작용한다.3. 실험준비물1) 74HC762

  리포트 | 5페이지 | 1,000원 | 등록일 2012.12.05

  다운로드 장바구니
• 

  실험9. RAM 예비

  를 갖기 위해 2개 혹은 그 이상의 IC를 쉽게 결합시킬 수 있도록 배선논리(wired logic)를 구성할 수 있다.3. 실험 준비물(1) 오실로스코프 또는 전압계(2) 5V 전압 ... 10. RAM1. 실험 목적 : 반도체 memory의 기본적인 동작 원리를 알아보고 64-bit 기억 소자의 동작을 실험을 통해 확인한다.2. 실험 이론 :(1) RAMRAM ... 되어 있는 정보를 주기적으로 재충전해야 하며(refreshing), SRAM의 동작보다 훨씬 복잡하다는 단점이 있다.(4) IC RAMIC RAM은 내부적으로는 배선논리-OR

  리포트 | 6페이지 | 1,000원 | 등록일 2012.12.05

  다운로드 장바구니