"논리회로실험(아주대)" 검색결과 261-280 / 447건

• 

  논리회로실험 예비 9

  this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번 ... : 201220754성 명: 조윤성1. 실험 목적- 반도체 Memory의 기본적인 동작 원리를 알아본다.- 2bit와 16bit RAM을 구성하여 메모리를 이해한다.2. 실험 이론RAM ... 은 대량의 기억장소를 집적하기 용이하여 주기억장치로 사용된다.1bit RAM회로를 통해 간단한 1bit RAM을 구현하면 위와 같다. SRAM을 구현하기 때문에 플립플롭이 사용

  리포트 | 8페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2021.10.31

  다운로드 장바구니
• 

  논리회로실험 예비 10

  정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번: 201220754성 명: 조윤성1. 실험 목적- DAC ... 와 ADC 회로의 구성과 동작 원리를 이해한다.- 실제 변환기 구성을 통해 구동 결과를 확인한다.2. 실험 이론① DAC와 ADC의 사용 이유실생활 대부분의 입력신호는 연속적인 값 ... 하게 된다. 반면, Ladder 구조는 병렬연결을 특성으로 하여 동일한 저항을 이용해 이를 구성할 수 있다.3. 실험 부품① 74HC04단일 입력을 가진 인버터 6쌍으로 구성

  리포트 | 8페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2021.10.31

  다운로드 장바구니
• 

  논리회로실험 결과 7

  합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번: 201220754성 명: 조윤성1. 실험 결과이번 실험은 플립플롭의 실용적 예인 시프트 레지스터(Shift ... 하였다. 이에 대한 회로도와 예상 결선도는 아래와 같으며 실제 실험에서 둘은 동일하게 결선되었다.회로도예상결선도각 입력을 설명하자면 PR은 Preset으로 F/F의 활성에 기여한다. CLR ... 을 연결해 구성한 5 bit 시프트 레지스터이다.회로도예상결선도각 입력을 보자면 SER은 실험 1과 동일하게 앞쪽 F/F에 어떠한 값을 채워질지 결정한다. CLR는 회로의 초기

  리포트 | 12페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2021.10.31

  다운로드 장바구니
• 

  논리회로실험 예비 6

  of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번: 201220754 ... 성 명: 조윤성1. 실험목적- Latch와 Flip-Flop를 이해하고 그 차이점을 확인한다.- 각 회로를 구현하고 출력을 통해 이론의 회로가 타당한지 확인한다.2. 실험이론 ... ① Latch(래치)와 Flip-Flop(플립플롭)래치와 플립플롭은 순차 논리 회로를 구성하는 기본적인 요소이며, 기억소자이다. 표준 IC에서 래치와 플립플롭은 독자적인 논리게이트

  리포트 | 13페이지 | 1,500원 | 등록일 2016.09.24 | 수정일 2021.04.08

  다운로드 장바구니
• 

  논리회로실험 결과 6

  ode of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번 ... : 201220754성 명: 조윤성1. 실험 결과이번 실험은 여태 까지의 실험했던 조합(Combination)논리 회로와 다르게, 현재의 출력이 과거의 입력에 의해서도 변하는 순서 ... (Sequence)논리회로를 실험하였다.실험에선 순서 논리 중 Latch(래치)와 Filp-Flop을 공부하였다. 래치와 플립플롭은 모두 기억소자로, 값을 저장하기 위해 사용된다. 입력방식이 같

  리포트 | 10페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2020.10.12

  다운로드 장바구니
• 

  논리회로실험 결과 10

  하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번: 201220754성 명: 조윤성1. 실험 결과이번 실험은 마지막 실험으로 DAC와 ADC를 공부 ... 는 지점을 파악함으로써 현재 아날로그 신호에 대한 디지털 신호를 유추할 수 있었다.2. 실험 고찰이번 실험은 논리회로실험의 마지막 실험으로서 DAC와 ADC를 동작시켜보았다. DAC ... 동작은 샘플링, 양자화 그리고 부호화를 통해 아날로그 신호를 완전한 디지털 신호로 변경한다. 하지만, 우리 실험에선 한정된 소자와 회로 면적에서 진행되기 때문에 정확한 ADC

  리포트 | 8페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2019.11.22

  다운로드 장바구니
• 

  논리회로실험 결과 9

  : 논리회로실험교수명: 이정원 교수님학 번: 201220754성 명: 조윤성1. 실험 결과이번 주차는 플립플롭을 이용해 2bit, 16bit 램(RAM)을 구현하였다. 램은 원 ... 여러 블록을 이용해 정보를 저장하고 읽어내는 것이다. 따라서 이에 대한 기본적인 실험으로 2bit 램을 NAND gate만을 이용해 램을 구현할 수 있었다. 출력부의 74HC03 ... 은로도를 확인해 볼 수 있듯이, 출력이 입력으로 피드백 되는 플립플롭을 확인해 볼 수 있다.회로도예상 결선도결선이 복잡해 보였지만 OE, In, WR 입력을 차례차례 연결하여 혼동

  리포트 | 8페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2019.11.11

  다운로드 장바구니
• 

  논리회로실험 결과 5

  technolo실험 결과4주차 실험은2 ^{n}개 출력에 대한 1개 입력을 내보내는 MUX와 1개 입력에 대해2 ^{n}개 출력을 내보내는 DEMUX를 이해했다. 반면, 이번 실험은2 ^{n ... 을 수 있었다. 원하는 값에 1을 넣고, 원하는 출력은 LED에 불이 들어왔따. 아래는 2X4 디코더에 대한 Logic circuit, 예상 결선도 그리고 진리표이다.회로도예상 결선 ... 도진리표입력출력S2S1D3D2D1D*************100100111000회로도와 동일하게 Not gate(74HC04), AND gate(74HC08)을 이용해 구현할 수 있

  리포트 | 11페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2020.10.01

  다운로드 장바구니
• 

  논리회로실험 예비 7

  this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번 ... 으로 시프트 레지스터를 구현하게 된다. 진리표는 아래와 같이 구현되며, 회로가 동작할 경우 A, B, C, D, E 출력이 하나씩 밀리는 것을 확인할 수 있다.4. 실험 예상① J-K ... F/F(74HC76)을 이용한 시프트 레지스터우선 순차 논리회로에서 가장 중요한 것은 값을 초기화 시키는 것이다. 이를 위해 CLR을 1로 두어 모든 정보를 없앤다. 다음으로 두

  리포트 | 9페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2021.10.31

  다운로드 장바구니
• 

  논리회로실험 결과 2

  을 썻으며, 2개의 칩을 사용하여 inverting을 연쇄적으로 실시하였 다. 예상 결선도를 토대로 실험의 회로를 구성하였다. ... 실험 결과실험1 실험1에서 우리가 관심있는 인버터는 74HC04중 단 하나의 인버터였다. 그래서 필요없는 부분은 Pull up/down 시키고 1A와 입력과 1Y의 출력을 인가 ... 하여 예상 결선도와 동일하게, 아래와 같은 결선도를 구성했다. 실험4 실험4에선 인버터가 입력으로부터 출력을 내보낼 때, 필연적으로 발생하는 시간지연을 확인

  리포트 | 9페이지 | 2,000원 | 등록일 2016.09.04 | 수정일 2019.09.26

  다운로드 장바구니
• 

  논리회로실험 실험4 예비보고서

  하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일: 2015-09-11과목명: 논리회로실험교수명: 이정원분 반:학 번 ... 해 식을 간소화 시킬 수 있게 됩니다.2. 실험에 필요한 이론 조사- Logic 회로 구성 법칙ㆍBoolean equation불 대수로 표현된 식으로 이것은 참(1), 거짓(0 ... 며 Boolean equation과 마찬가지로 두 가지 값의 불 변수를 가진다.- Logic gate(논리 게이트)1) 논리 게이트란 디지털 회로를 만드는데 있어 가장 기본적인 요소입니다

  리포트 | 10페이지 | 1,000원 | 등록일 2016.04.09

  다운로드 장바구니
• 

  논리회로실험 예비 3

  1. 실험 목표 - 기본적인 Gate의 조합논리회로로써 반가산기, 전가산기, 반감산기, 전감산기를 구성해본다. - 진리표와 비교하여 결과를 확인해본다.2. 실험이론① 반가산기 ... 다.표현식에 따른 반가산기의 게이트수준 회로도와 진리표는 아래와 같다.② 전가산기 반가산기가 존재하지만, 실제로 한 비트만을 더하는 연산은 비중이 작다. 한 비트 이상을 갖는 오퍼랜드

  리포트 | 10페이지 | 1,500원 | 등록일 2016.09.24 | 수정일 2018.10.08

  다운로드 장바구니
• 

  [결과]실험10. DAC & ADC converter

  10. DAC & ADC converter1. 실험과정 및 결과?실험1. DAC- 실험1에서는 위와 같이 D/A converter회로를 구성한다. 먼저 카운터 부분의 출력 QA ... 에서의 계단 사이즈가 작아지게 된다.2. 고찰이번 실험은 D/A와 A/D 변환기 회로의 구성과 동작 원리에 대해 이해해보는 실험이었다.실험1에서는 카운터에서 나온 0000 ... 한다. 그리고 10.5kOMEGA 저항에 68kOMEGA 을 병렬로 연결하고 파형을 그리고 68kOMEGA 이 없을 때와 비교한다.회로사진처음 D/A 출력(핀2와 핀1사이)(핀4와 핀3

  리포트 | 3페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [결과]실험8. Counter

  8. Counter1. 실험과정 및 결과?실험1. 4진 비동기식 Counter사진번호AB①00②01③10④11①②③④- 실험1은 위와 같이 회로를 구성하여 4진 비동기식 카운터 ... ⑤0101⑥0110⑦0111⑧1000⑨1001①②③④⑤⑥⑦⑧⑨- 실험3은 위와 같이 회로를 구성하여 일단 74HC90의 4비트 2진수출력 D, C, B, A를 다이오드에 연결해서 c ... lock신호에 따라 0000부터 1001까지 counting되는 것을 확인한다. 예비보고서에서 작성한 실험 방법과 다르게 7-segment를 사용하지 않아서 추가적인 회로 구성

  리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [결과]실험7. Shift Register

  ④00010⑤00001①②③④⑤- 실험3에서는 실험2의 실험에서 회로를 조금만 변형시킨 실험이다. 출력 부분인Q_E 단자를 Serial 입력 단자로 연결하여 출력 값이 계속 순환 ... 될 수 있도록 만들었다. 실험2와 같은 회로이므로 데이터는 실험2처럼 하나씩 Shifting 되었다. 하지만 마지막에Q_E에 출력이 나타난 후에 실험2에서는 모든 출력이 0이 되 ... Register를 구성해보고 기본구조 및 동작원리를 알아보는 실험이었다. 또한, 각 각 bread board를 통해서 회로를 구성하고 LED를 통해서 입력 값에 따른 출력 값이 어떻게 되

  리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [결과]실험9. RAM

  9. RAM1. 실험과정 및 결과?실험1. 2-bit RAM사진번호ReadWriteABRE0RE1WE0WE1WR1WR0OutputOutput①1010010Z②1010101Z③ ... 010101Z1④010110Z0①②③④- 실험1에서는 위와 같이 2bit-RAM을 구성하였다. WE입력은 write를 결정하는 입력이 되고 RE입력은 read를 결정하는 입력이고 WR ... 상태에서 실험을 시작하였다. 처음에는 A bit에서 데이터가 쓰고 읽히는 걸 확인하기 위해 WE0과 WR1을 5V에 연결하고 접지에 다시 연결해 A에 데이터를 저장하고 RE0입력

  리포트 | 4페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [예비]실험6. Latch & Flip-Flop

  6. Latch & Flip-Flop?실험목적1. 여러 종류의 flip-flop을 구성하고 특성을 알아한다.?실험이론? R-S Latch- 순서논리회로는 조합 논리회로와 플립플롭 ... 을 가지고 구성한 회로이며, 출력 값은 입력 값과 회로 내부 상태에 의해 정해지는 논리회로이다. 따라서 현재 상태와 이전의 상태가 어떠냐에 따라 다음 상태가 정해진다. 순서논리회로 ... 에는 기억 기능을 가진 소자인 래치(Latch)나 플립플롭(Flip-Flop)을 사용한다. 즉, 순서논리회로는 기억장치이다. R-S 래치는 enable입력이 인가될 때 Reset

  리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [예비]실험9. RAM

  input으로 회로를 동작시키고 Read/Write input으로 데이터를 쓰고 읽는 기능을 수행하며 데이터를 쓸 때 input값을 쓰는 것을 알 수 있다.?실험부품? 오실로스코프 or ... 9. RAM?실험목적1. 반도체 memory의 기본적인 동작 원리를 알아보고 64-bit 기억소자의 동작을 실험을 통해 확인한다.?실험이론? RAM- 메모리는 크게 RAM ... 다. 기록과 해독의 두 회로가 있어서 정보의 기록, 해독이 가능하고 컴퓨터나 주변 단말기기의 기억장치에 널리 쓰인다. 대표적인 RAM의 종류에는 DRAM, SRAM이 있다.DRAM은 전원

  리포트 | 4페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [예비]실험7. Shift Register

  가지 상태 사이를 사이클릭으로 순환한다. 각 상태의 디코드 회로도 비교적 간단하므로 널리 이용된다.?실험부품? LED 6개? Resistor 330Ω 6개? 74HC00 ... 7. Shift Register?실험목적1. 실험에 사용하는 74HC76과 74HC96의 IC의 특성을 파악하고 Shift Register의 동작 원리와 특성을 이해한다.?실험 ... 이론? Shift Register- n개의 플립플롭을 연결하면서 n비트의 데이터를 표시하는 시프트 레지스터를 구성할 수 있다. 위 회로에 회입력이 1101이 클록 펄스에 따라서 들

  리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [예비]실험8. Counter

  ’010101010B100110011B’011001100AB(=0)100010001A’B’(=1)010001000AB’(=2)001000100A’B(=3)000100010실험1의 회로는 앞 ... 를 갖는 BCD Counter- 위와 같이 74HC47을 이용하여 회로를 구성하고 7 segment display를 이용하여 실험3에서 얻은 0~9에 해당하는 2진수 결과값 ... 8. Counter?실험목적1. Counter의 동작원리와 특성을 이해한다.2. 2진 시스템에서의 숫자표시와 2진 카운터에 대해서 이해한다.3. 카운터를 이용해 디코딩

  리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니