"verilog 동기 비동기" 검색결과 1-20 / 62건

• 

  [Flowrian] 동기/비동기 카운터 회로의 Verilog 설계 및 시뮬레이션 검증

  동기/비동기 카운터 회로의 동작은 Verilog 언어가 제공하는 두가지 방식, Behavior와 Structure 관점에서 전가산기의 논리동작을 모델링한다.Verilog 언어 ... 를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 비동기 카운터 회로의 Verilog 설계 및 검증2. Behavior 형식 동기 카운터 회로 ... 의 Verilog 설계 및 검증3. Structure 형식 동기 카운터 회로의 Verilog 설계 및 검증

  리포트 | 14페이지 | 1,000원 | 등록일 2011.12.08

  다운로드 장바구니
• 

  [논리회로] D Flipflop 쿼터스 Verilog 언어로 설계, 회로도 및 시뮬레이션(동기식/비동기식)

  동기식 D flip-lop- 코드- 회로도- 시뮬레이션Clk의 positive edge마다 input값과 조건을 확인하고 output을 갱신.비동기식 리셋 D flip-lop ... 도 positive edge마다 확인)비동기식 리셋, 비동기식 셋 D flip-flop- 코드- 회로도- 시뮬레이션Clk의 positive edge마다 input값과 조건을 확인 ... )비동기식 리셋, 동기식 셋 D flip-flop- 코드- 회로도- 시뮬레이션Clk의 positive edge마다 input값과 조건을 확인하고 output을 갱신하고, Clk

  리포트 | 3페이지 | 1,000원 | 등록일 2014.08.11 | 수정일 2016.06.13

  다운로드 장바구니
• 

  FPGA Board를 이용한 FSM회로의 구현 (up-counter) 결과레포트

  의 출력을 관찰할 때 10진수 형식으로 관찰하여 카운터의 동작을 쉽게 확인할 수 있었다.모듈 코드를 작성할 때에 reset을 비동기 입력이 아닌 동기 입력으로 clk가 상승 에지일 ... (reset==1) count=4’b0000; 코드를 always문 밖에 작성하면 비동기 초기화를 할 수 있을 것으로 생각된다. ... 결과simulation waveformFPGA board 사진3. 고찰이번 실험에서는 기초 Up-Counter를 verilog 언어로 구현하고 시뮬레이션 결과를 확인한 뒤, FPGA

  리포트 | 2페이지 | 1,000원 | 등록일 2022.11.06

  다운로드 장바구니
• 

  시립대 전전설2 A+ 7주차 예비레포트

  은 출력이 비동기적으로 들어오는 input에 영향받지 않으므로 출력이 clock에 완전히 동기화됨.Mealy 머신은 state의 수가 Moore 머신보다 적게 디자인이 가능한 경우가 많 ... 입력을 Button SW를 사용하기 위하여 클럭 신호와 무관하게 비동기적(asynchoronous)으로 들어오는 버튼 입력(in_sw)으로부터 동기화(synchronized)된 한 ... tate transition diagram 포함하여 Demo)Clk = 1Hzreset(비동기): Button SW9 -> 초기상태로입력: 버튼 SW1, 2를 사용-> Button

  리포트 | 15페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  순차논리회로설계 결과레포트

  - Verilog, VHDL의 인퍼런스(Inference; 추론, 추정)에 의해 동작을 표현한다.▷ 레지스터 동작 확인 순서- 레지스터는 동기식과 비동기식으로 동작하기 때문에 약간 복잡하다. ... - 비동기 로드(load)레지스터 : load 신호가 클럭에 영향을 받지 않는다.- 비동기 클리어, 프리셋 레지스터 : 클리어, 프리셋 신호가 클럭에 영향을 받지않는다. ... - 첫 번째, 레지스터의 동기/비동기 load 입력 테스트√ 동기 load 입력 테스트- 우선 load에 ‘1’을 입력하고, d에 ‘0’과 ‘1’을 입력했을 때, q1에 같은 값

  리포트 | 10페이지 | 3,000원 | 등록일 2021.06.10 | 수정일 2022.04.18

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+

  - Moore Machine은 출력이 비동기적으로 들어오는 input에 영향받지 않으므로 출력이 clock에 완전히 동기화 된다.- Mealy Machine은 state의 수 ... 을 Button SW를 사용하기 위하여 비동기적 (asynchoronous)인 버튼 입력(in)으로부터 한 클럭 동안의 synchronized된 신호(in_syn) 생성이 필요 ... Pre-reportSequential Logic 2날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential

  리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  서울시립대학교 전전설2 4주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

  initial 구문을 활용하게 된다.Always 구문은 무기한 반복해야 하거나 동기화 조건에서 반복해야 하는 것을 나타낸다. 조건이 없는 구문은 비동기로 유지된다.활용 ... ) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 161. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서 Verilog HDL언어를 사용 ... 은 always @ ( )의 형태이다.Condition은 posedge, negedge, 또는 생략이 가능하고, signal은 동기화 할 신호이다.이전 lab#03에서 수행

  리포트 | 16페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  시립대 전전설2 A+ 6주차 예비레포트

  에 이하여 구동되어 설계가 용이하고 동작이 빠름Verilog HDL의 +/- 연산자를 이용하여 쉽게 모델링이 가능함Ex) 8-bit Up CounterActive-low 비동기 ... (LED1이 MSB, modulo-16 방식으로 동작)비동기 reset 기능(Button SW0) -> 출력값을 4’b0000으로 초기화mode 신호(Bus SW8): mode=1 ... 22 Hyperlink \l "_Toc148728848" 4. 참고 문헌 PAGEREF _Toc148728848 \h 301. 서론1.1. 실험 목적Verilog HDL 언어

  리포트 | 30페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  [A+] 디지털공학실험 JK 플립 플롭

  디지털공학실험JK 플립 플롭Ⅰ. 실험 개요 및 목적동기 및 비동기 입력 방식을 포함한 JK 플립플롭의 다양한 구성에 대한 시험토글 모드에서 주파수 분할 특성 관찰JK 플립플롭 ... nYYHk)PRE와 CLEAR는 비동기 입력으로 CLK, JK입력에 상관없이 출력에 영향을 준다.PRE는 셋을하고, CLEAR는 리셋을 한다.예를 들어 PRE = 1이면 Q = 1 ... 한다.클럭을 LOW (not active)로 놓고 PRE와 CLR에 각각 논리 0을 동시에 설정하여 이들이 미치는 영향을 검사한다.Preset과 Clear 입력이 동기인지 비동기인지

  리포트 | 7페이지 | 2,000원 | 등록일 2023.11.08

  다운로드 장바구니
• 

  서울시립대학교 전전설2 3주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  대규모 설계가 어느정도 가능할 것 같다는 생각이 들었다.아직 clock을 활용하는 설계가 진행되지는 않았지만, test bench를 작성하며 동기와 비동기의 차이도 어느정도 학습할2 - ... Post-Lab Report- Title: Lab#03 Introduction to Verilog HDL담당 교수담당 조교실 험 일학 번이 름1. Introduction (실험 ... 며, C 프로그래밍 언어의 방식을 따른다. 이러한 특징에 따라 한쪽에서의 장점은 한쪽의 단점이 된다.Verilog는 C를 기반으로 하여 일반적으로 VHDL에 비해 배우기 쉽다. 그

  리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-07 예비리포트 (2020 최신)

  없이 output값이 출력된다.3. 실험 방법[실습 0] Moore/Mealy machine을 디자인할 때 입력으로 button SW를 사용하기 위해 비동기 버튼 입력(in ... 상태를 저장하는 순차회로 블록4. 출력값을 결정하는 조합회로 블록4. 실험 예상 결과입력을 우리가 button을 통해 넣어준다면 이는 비동기 입력이 된다. 실습 0에서는 이런 비동기 ... machine과 mealy machine의 차이점에 대해 학습하고 Verilog HDL을 이용해 moore machine을 설계한다. 이 때 module instantiation을 이용

  리포트 | 8페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  시립대 전전설2 A+ 8주차 예비레포트

  을 FND Array에 표시하시오.입력:Count Clock -> 1초에 1씩 up counting 또는 down counting비동기 Reset (Button SW0 ... Hyperlink \l "_Toc149339390" 4. 참고 문헌 PAGEREF _Toc149339390 \h 271. 서론1.1. 실험 목적Verilog HDL 언어를 사용하여 주변장치 ... ]의 Verilog 코드를 작성하고 시뮬레이션(실습 1 제외)까지 수행하시오.실습 1실습 2fnd_decoder.vtb_fnd_decoder.vSimulation실습 3fnd

  리포트 | 27페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab07(결과) / 2021년도(대면) / A+

  하다.- Moore Machine은 출력이 비동기적으로 들어오는 input에 영향받지 않으므로 출력이 clock에 완전히 동기화 된다.- Mealy Machine은 state의 수 ... ]의 Moore/Mealy machine을 디자인할 때, 입력을 Button SW를 사용하기 위하여 비동기적(asynchoronous)인 버튼 입력(in)으로부터 한 클럭 동안의 s ... 모델링, Module instantiation을 이용한 Structural modeling 방법 등을 사용하여 비동기적(asynchoronous)인 버튼 입력(in)으로부터 한

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+

  (module-16 방식으로 동작)- 비동기 active-low reset 기능- enable 신호(Bus SW7) : en=1이면 계수기 동작, en=0이면 멈춤- mode 신호(Bus ... Post-reportSequential Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... SIPOCLRNCLKDinQ0Q1Q2Q30XX*************100111110111111(4) Synchronous Counter- 동기식 계수기는 클럭펄스가 인가될 때마다 값

  리포트 | 18페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-08 예비리포트 (2020 최신)

  clock- resetn: 0으로 초기화(비동기)- Up/down mode change: 1kHz 클럭으로 mode change- count up은 button SW1, down ... 전자전기컴퓨터설계실험Ⅱ예비리포트Lab-08 Peripherals작성일: 20.11.081. 실험목적verilog HDL 언어를 사용해 7-segment, piezo 등 주변 장치 ... 은 button SW2- parallel load data (-128~127): bus SW 1~8을 이용한다- Load: button SW F 터치 (1Hz 클럭에 동기화)- 출력

  리포트 | 17페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

  & Methods (실험 장비 및 재료와 실험 방법)가. 수행 과제(1) Lab 0- Moore/Mealy 머신을 디자인할 때 입력을 Button SW를 사용하기 위하여 비동기 ... 의 설계이지만, num의 데이터는 clk과 비동기로 진행이 되는 것입니다.num에는 숫자가 눌리는 즉시 바로 처리를 해주어서 값을 저장해주는 것으로 설계하였습니다.State의 변경 ... benchSimulation 결과Pin 연결- 개발 설명위 디자인의 설계는 설계 2를 조금 더 손을 봐주었습니다. 비동기로 진행되던 num data 저장을 negedge clk과 동기화 해서 저장을 해주

  리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  기초전자회로실험 - FPGA Board를 이용한 FSM 회로의 구현 예비레포트

  복잡한 기능이나 패턴을 가진 회로의 기능을 verilog로 구현하자.2) 만약에 FPGA보드를 사용한다면, verilog로 구현한 가상회로를 주입하여 FPGA의 실제동작을 확인해보 ... 게 프로그래밍하여 사용할 수 있으므로 주문형 반도체 범주에 속한다.비메모리 반도체의 일종으로, 회로 변경이 불가능한 일반 반도체와 달리 HDL을 이용 하여 여러 번 회로를 다시 새겨 넣 ... 의 시퀀스 중 상태 하나가 1110000이라면 그 시퀀스는 그레이 코드의 특성을 띠고, 1100011인 경우 그레이 코드의 특성을 띠지 않는다.[4]3. 동기식 카운터 :(1) 설계

  리포트 | 8페이지 | 2,000원 | 등록일 2021.02.27

  다운로드 장바구니
• 

  시립대 전전설2 A+ 5주차 예비레포트

  with timing closure and accurate timing analysis.Unpredictable behavior7) 비동기 래치 (Asynchronous Latch ... \h 18 Hyperlink \l "_Toc148037408" 4. 참고 문헌 PAGEREF _Toc148037408 \h 261. 서론1.1. 실험 목적Verilog HDL ... )8동기 래치 생성case 문을 사용하거나, if문을 사용할 때 ‘원치 않는’ latch가 생성되지 않도록 하기 위하여 다음의 각 방법에 유의함.초기값(default value

  리포트 | 26페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  기초전자회로실험 - FPGA Implementation of Shift Register (쉬프트레지스터) 예비레포트

  을 넘어서 그보다 더 복잡한 기능이나 패턴을 가진 회로의 기능을 verilog로 구현하자.2) 만약에 FPGA보드를 사용한다면, verilog로 구현한 가상회로를 주입하여 FPGA ... 면 사용자 요구에 맞게 프로그래밍하여 사용할 수 있으므로 주문형 반도체 범주에 속한다.비메모리 반도체의 일종으로, 회로 변경이 불가능한 일반 반도체와 달리 HDL을 이용 하여 여러 번 ... 됨에 따라서 점점 모호해지고 있다. 현재는 회사 고유의 포맷을 이용하기보다는 VHDL과 Verilog로 대표되는 표준 HDL을 널리 사용되고 있다.[2]2.verilig의 요소의미모듈

  리포트 | 12페이지 | 2,000원 | 등록일 2021.02.27

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-06 예비리포트 (2020 최신)

  이 falling하는 경우가 아니고 clock이 rising할 경우 정상적으로 카운터는 up된다. 본 회로와 같이 reset이 clock보다 더 우선권을 갖는 경우 reset을 비동기 ... 0 = 1을 계속 input으로 받고 있던 상태였기 때문에 1이 Q1으로 출력된다. 이런식으로 총 4번 clock이 rising하면 네 비트 모두에 1이 출력된다.동기식 계수기 ... 는 clock이 인가될 때마다 값을 증감하는 회로로 주파수 분주기, 타이밍 제어신호 생성 등에 활용된다. 동기식 계수기는 모든 플립플롭이 공통된 clock에 의해 작동되므로 설계

  리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니