"ff" 검색결과 1-20 / 2,999건

• 

  SR-FF/JK-FF

  논리회로 및 실습결과 레포트1. 제 목 : SR-FF , JK-FF 실습2. 내 용 :실습내용 :latch와FF의 차이는 latche는 들어오는 신호level의 차이에 따른것이고 ... FF은 Clock의 차이로서 값이 변화하는 특징입니다. 오늘은 배울 sr-ff과 jk-ff은 유사하지만 11을 입력했을 때 값의 차이가 다릅니다.코드 구현input값에는 r,s ... 면서 주었고 s,r의 초기값을 0 0으로 두었고 시간의 변화에 따라 값을 다르게 바꾸었습니다.2) JK-FF코드 구현input값에는j,k,clk값을 넣어주었고, output값 q

  리포트 | 7페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

  다운로드 장바구니
• 

  VHDL 실습(D-FF, JK-FF, Counter) 결과

  디지털공학실험 ? VHDL실습(D-FF,JK-FF,Counter) 결과 보고서※ 모든 사진은 위에서부터 모듈, 테스트벤치, 시뮬레이션, 진리표 순서입니다.? D-FF입력출력 ... CLKDQ↑(상승)00↑(상승)11↓(하강)0유지↓(하강)1유지☞ D-FF은 어떠한 CLK이 작용하였을 때, 입력이 그대로 출력이 되는 플립플롭이다. 여기에서는 CLK이 상승에지일 때 ... 었다. 시뮬레이션을 보게 되면 진리표와 시뮬레이션 결과가 서로 일치함을 볼 수 있다.? JK-FF입력출력CLKJKQ↑(상승)00유지↑(상승)010↑(상승)101↑(상승)11반전↓(하강

  리포트 | 9페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  유체역학 실험 FF (Fluid Friction Measurements)

  유체역학 실험 레포트▷ FF (Fluid Friction Measurements)Ⅰ 목적- 유체시스템의 마찰손실과 그에 영향을 미치는 요인을 검토한다.- 관의 표면마찰에 의한

  리포트 | 10페이지 | 1,500원 | 등록일 2021.05.27

  다운로드 장바구니
• 

  VHDL 실습 (D-FF, JK-FF, 8-bit counter) 예비

  디지털공학실험 ? VHDL 실습(D-FF, JK-FF, 8-bit counter) 예비보고서가. D 플립플롭D 플립플롭은 입력 데이터를 출력에 단순히 전달하는 플립플롭으로 중요

  리포트 | 5페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  인하대 fpga 4주차 latch, FF, counter보고서

  FPGA 4주차 보고서Gated D latchD_ Flip-flopRTL MAPtest_bench4bit-up counterRTL MAPtest bench4bit down counterRTL MAPtest benchtest benchfrequency dividercou..

  리포트 | 14페이지 | 3,000원 | 등록일 2020.07.07

  다운로드 장바구니
• 

  RN,FF 에비레포트 (Reynolds Number and Flow Characteristics & Fluid Friction Measurements)

  화공실험 보고서화공실험(1)_예비 보고서(유체역학 실험)RN,FF(유기물 합성)Exp. 1 Reynolds Number and Flow Characteristics목적이 실험 ... )와 밸브(valve)에 의한 손실관 연결부와 valve 등에 의한 손실은 아래 식 (3)으로 계산할 수 있다.h _{ff} = {2fV ^{2} L _{e}} over {D} (3

  리포트 | 7페이지 | 1,500원 | 등록일 2022.07.12

  다운로드 장바구니
• 

  플랜지(FF) 10K 블록 도면입니다.

  10A~1000A까지 평면, 측면 개별 저장하여 도면 작성시 블록 블러오기로 바로 사용할 수 있습니다.업로드 파일은 압축파일이며 압축 푸시면 사이즈별 정리 되어 있습니다.

  리포트 | 5,000원 | 등록일 2018.12.10

  다운로드 장바구니
• 

  Fluid Friction Measurements 예비 보고서 (영문) FF

  -OBJECTIVESCalculate the friction loss of the fluid in the tube. Determine the correlation between the friction coefficient and the Reynolds number fo..

  리포트 | 4페이지 | 1,500원 | 등록일 2018.12.24

  다운로드 장바구니
• 

  전자공학 실험 JK FF 결과 보고서

  진리표는 옆에 표이다.실험1.에서 JK FF에 특성은 J,K가 펄스를 받아들이나 안받아들이나 차이인 것 같다예로 J=1 K=0인 경우 NOT Q가 펄스를 받고 반대인 경우 Q ... 었다실험결과 S, C는 CLK와 상관없이 출력을 1로 만들거나 0으로 만들 수 있는 별도의 비동기식 제어신호이다.이론상으로는 PR=0일 때 다른 값들에 상관없이 무조건 FF는 1이되 ... 입력해준 사각파에 비해 Q값에 주기가 L2는 2배 L3는 4배 만큼 차이가 난다 이것은 마스터 슬레이브 FF 하나를 거칠때마다 주기가 2배씩 늘어난다고 할 수 있다.

  리포트 | 3페이지 | 1,000원 | 등록일 2018.06.07

  다운로드 장바구니
• 

  FF 브루스의 바울 요약

  제1장 로마의 발흥1. 동방인의 눈에 비친 로마 - 유프라테스-티그리스 강 유역에는 여러 시기에 걸쳐 제국을 이룬 도시들이 많이 있었는데 이 도시들 가운데 가장 유명한 도시는 주전 18세기 함무라비 대왕 시대에 세력을 떨쳤던 바벨론이다. 바벨론은 그후 주전 6세기에 메..

  리포트 | 54페이지 | 4,000원 | 등록일 2012.06.22

  다운로드 장바구니
• 

  실험6결과 Latch&FF

  [실험6] Encoder & Decoder1. 실험 결과1) R-S F/F가장 간단한 F/F인 R-S F/F을 구성하였다. R-S latch는 두 개의 입력 Set과 Reset의 active-low 신호로 동작한다. 즉 Set=High이고 Reset=Low 일 때, 회..

  리포트 | 7페이지 | 3,000원 | 등록일 2014.05.13

  다운로드 장바구니
• 

  FF, SP CONVERSION

  값을 유지한다, 또한 S=1 R=1이면 값을 결정할 수 없고 입력 금지상태가 된다.▶ Program CodeRSNANDFF.vhdentity rs_ff isPort ( reset ... , set, EN : in STD_LOGIC;q, qb : out STD_LOGIC);end rs_ff;architecture Design of rs_ff issignal tq, tqb : std_logic;beginq

  리포트 | 14페이지 | 1,000원 | 등록일 2010.03.26

  다운로드 장바구니
• 

  실험6예비 Latch&FF

  [실험6] Latch & Flip-Flop1. 목적- 여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.- 반도체 memory의 기본적인 동작 원리를 알아본다.- R-S Flip Flop뿐 아니라 T Flip Flop도 구현해본다.- 주종형 R-S Fl..

  리포트 | 5페이지 | 2,000원 | 등록일 2014.05.13

  다운로드 장바구니
• 

  바 울 신 학(FF브루스)

  바 울 신 학(FF브루스)Ⅰ. 들어가는 말(책 소개, 저자 소개)본책의 원래 제목은 ‘바울’이다. 아마 개정판을 내면서 제목을 ‘바울 신학’으로 바꾼 것 같다. 그럴 것이 개정판

  리포트 | 9페이지 | 1,500원 | 등록일 2013.08.19

  다운로드 장바구니
• 

  RS FF, JK FF, D FF, T FF(타이밍도)

  RS FFJK FFD FFT FF

  리포트 | 2페이지 | 1,000원 | 등록일 2007.12.24

  다운로드 장바구니
• 

  D-FF을 이용한 스마트 형광등

  브레인스토밍 (Brain-Storming)주 제 : 실용적이고 창의적인 회로 구현 아이디어■ 7세그먼트 계수기■ 로또 번호 추첨기■ 미니 전자 오르간■ LED 점멸기■ 멜로디 초인종■ 스마트 현관 등제 작 및 구 현■ 모델화INPUT : 사람이 현관에 들어와서 발판에 ..

  리포트 | 9페이지 | 1,500원 | 등록일 2013.11.10

  다운로드 장바구니
• 

  Ch6 Digital 연산회로, Ch7 FF

  예비 - 5 - 16장 실험순서1. 그림 8의 4-bit even-parity generator/checker 실험회로를 결선하시오. D0, 1, 2, 3 입력에 1=H(5V) 와 0=L(0V)의 조합을 인가하고 Switch SW의 ON/OFF 상태에 따른 P와 Y를 ..

  리포트 | 4페이지 | 1,000원 | 등록일 2011.10.11

  다운로드 장바구니
• 

  VHDL을 이용한 D-FF의 설계

  1. D-FF을 설계하라LIBRARY ieee;USE ieee.std_logic_1164.ALL;entity DFF is Port (clk, D : in std_logic

  리포트 | 1페이지 | 1,000원 | 등록일 2008.12.07

  다운로드 장바구니
• 

  디지털시스템 실험(SR Latch, JK, D FF, Register, Shift Register, Register를 이용한 가산기)

  다. 먼저 SR Latch, D Flip-flop 등을 이용하여 JK FF를 만들고, JK FF을 4개 이용하여 BCD Ripple Counter를 만들었는데0000,0001,0010

  리포트 | 5페이지 | 1,500원 | 등록일 2014.11.03

  다운로드 장바구니
• 

  논리회로설계실험 D-FF , 8bit Register 설계

  1)D-FF 설계 library IEEE;use IEEE.std_logic_1164.all;entity dff isport( d, clk : in std_logic;sim:/tb

  리포트 | 4페이지 | 3,000원 | 등록일 2010.12.22

  다운로드 장바구니