"CMOS"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

CMOS inverter CMOS 2 stage op amp 전회실 CMOS-TTL interface CMOS amplifier 설계 컴활1급 필기 cmos design rule

EasyAI “CMOS” 관련 자료

+CCD, CMOS 이미지 센서의 비교..등록일 2022.01.23 | 총 5,295자 | 7페이지 | 1,500원
+Latch up in CMOS rep..등록일 2022.02.21 | 총 3,555자 | 4페이지 | 1,000원

외 765건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

"CMOS" 검색결과 1-20 / 2,332건

판매자 표지는 다운로드시 포함되지 않습니다.

CMOS 뉴런의 활성화 함수 (CMOS neuron activation function)

CMOS 인버터 특성곡선의 기울기를 조절하는 방법과 y축으로 이동할 수 있는 방법을 제안하였다. 기울기의 변경과 y축으로 이동은 트랜지스터의 문턱 값을 조절하는 방법을 사용 ... Emphasis)를 사용하였다. We have proposed the methods how to control the slope of CMOS inverter‘s characteristic ... observing that two transistors are in saturation region at the center of the CMOS inverter‘s c

논문 | 8페이지 | 무료 | 등록일 2025.03.01 | 수정일 2025.03.06

다운로드 장바구니
판매자 표지

CMOS 정리

리포트 | 4페이지 | 2,500원 | 등록일 2023.06.21

다운로드 장바구니
기가비트 이더넷용 CMOS 전치증폭기 설계 (CMOS Transimpedance Amplifiers for Gigabit Ethernet Applications)

본 논문에서는 CMOS 공정을 사용하여 기가비트 이더넷 응용을 위한 전치증폭기 회로를 구현하였다. 대역폭 확장 및 노이즈 성능개선을 위해, regulated cascade 설계 ... 기법을 사용하였고 이로써, 광다이오드 및 TIA 입력단의 큰 기생 캐패시턴스를 대역폭 결정으로부터 효과적으로 차단하였다. 0.6um CMOS공정을 사용하여 구현한 1.25Gb/s ... 스펙트럼 밀도, 5V 단일 전원전압으로부터 85mW의 전력소모를 보였다. 또한, 0.18um CMOS 공정을 사용하여 설계한 10Gb/s 전치증폭기는 RGC 기법과 인덕티브 피킹

논문 | 7페이지 | 무료 | 등록일 2025.02.21 | 수정일 2025.03.06

다운로드 장바구니
Class-E CMOS PAs for GSM Applications (Class-E CMOS PAs for GSM Applications)

Various Class-E CMOS power amplifiers for GSM applications are presented. A stage-convertible ... quasi-four-pair structure of CMOS PA is also proposed to overcome the complexities of power combining ... . Various Class-E CMOS power amplifiers for GSM applications are presented. A stage-convertible

논문 | 6페이지 | 무료 | 등록일 2025.03.03 | 수정일 2025.03.06

다운로드 장바구니
Design Issues of CMOS VCO for RF Transceivers (Design Issues of CMOS VCO for RF Transceivers)

This paper describes CMOS VCO circuit design procedures and techniques for multi-band/multi-s ... tandard RF transceivers. The proposed techniques enable a 4 GHz CMOS VCO to satisfy all requirements for ... on-chip 2nd harmonic noise filter. The proposed VCO is implemented in 0.13 μm CMOS technology. The

논문 | 6페이지 | 무료 | 등록일 2025.03.03 | 수정일 2025.03.06

다운로드 장바구니
65 nm CMOS 공정을 이용한 77 GHz LNA 설계

본 논문에서는 65 nm RF CMOS 공정을 이용한 차량 레이더용 77 GHz 저 잡음 증폭기의 설계 방법론 및 측정 결과를 제시한다. 설계한 LNA는 3단 공통소스 증폭단

논문 | 7페이지 | 무료 | 등록일 2025.02.12 | 수정일 2025.02.15

다운로드 장바구니
MEMS 용량형 각속도 센서용 CMOS 프로그래머블 인터페이스 회로 (CMOS Programmable Interface Circuit for Capacitive MEMS Gyroscope)

본 논문에서는 MEMS 용량형 각속도 센서용 프로그래머블 CMOS 인터페이스 회로를 제작하고, 이를 MEMS 센싱 엘리먼트와 결합하여 평가하였다. 본 회로는 10 bit ... this paper, the CMOS programmable interface circuit for MEMS gyroscope is presented, and evaluated

논문 | 9페이지 | 무료 | 등록일 2025.03.10 | 수정일 2025.03.28

다운로드 장바구니
높은 Q값을 갖는 저전압 능동 CMOS 인덕터 (A Low-voltage Active CMOS Inductor with High Quality Factor)

본 논문에서는 Q값(Q-factor)을 증가시킬 수 있는 저전압 능동(active) CMOS 인덕터를 제안하고 설계하였다. Q값을 증가시키기 위한 방법으로 저전압 능동 CMOS ... 인덕터에 피드백 저항을 삽입하여 등가적인 인덕턴스와 Q값을 증가시켰다. 저전압 능동 CMOS 인덕터는 0.18um 표준 CMOS 공정으로 설계하였으며 모의실험은 애질런트사의 ADS ... 시뮬레이터를 이용하였다. 모의 실험결과 설계된 피드백 저항을 삽입한 저전압 능동 CMOS 인덕터는 4GHz에서 1.5nH의 인덕턴스와 최대 3000이상의 Q값을 가졌고 소비전력

논문 | 5페이지 | 무료 | 등록일 2025.03.12 | 수정일 2025.03.28

다운로드 장바구니
전류 모드 CMOS를 이용한 다치 FFT 연산기 설계 (Multiple-valued FFT processor design using current mode CMOS)

본 논문에서는 전류모드 CMOS의 기본회로를 이용해 다치 논리(Multiple-Valued Logic) 연산기를 설계하고자 한다. 우선, 2진(binary)FFT(Fast ... 하여 2진 4치 부호기와 4치 2진 복호기 및 전류모드 CMOS회로를 사용하여 상호 호환성을 갖도록 설계를 하였다. In this study, Multi-Values Logic ... processor was designed using the basic circuit of the electric current mode CMOS. First of all, binary

논문 | 9페이지 | 무료 | 등록일 2025.03.01 | 수정일 2025.03.06

다운로드 장바구니
0.18mm CMOS LNA/Mixer for UHF RFID Reader (0.18mm CMOS LNA/Mixer for UHF RFID Reader)

application. The designed circuit has been implemented in 0.18um CMOS technology with 3.3V operation ... RFID application. The designed circuit has been implemented in 0.18um CMOS technology with 3.3V

논문 | 5페이지 | 무료 | 등록일 2025.03.02 | 수정일 2025.03.06

다운로드 장바구니
멤리스터-CMOS 기반의 재구성 가능한 곱셈기 구조 (A Reconfigurable Multiplier Architecture Based on Memristor-CMOS Technology)

논문은 멤리스터-CMOS 기반의 재구성 가능한 곱셈기를 제안하여 곱셈기 회로의 면적을 줄이고 다양한 응용프로그램에 최적화 된 비트폭을 제공한다. 멤리스터-CMOS 기반의 재구성 ... 가능한 곱셈기의 성능은 1.8 V 공급전압에서 멤리스터 SPICE 모델과 180 nm CMOS 공정으로 검증했다. 검증 결과 제안한 멤리스터-CMOS 기반의 재구성 가능한 곱셈 ... delay, high power dissipation, and large area requirement. This paper presents memristor-CMOS based

논문 | 8페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28

다운로드 장바구니
0.18 μm CMOS 저 잡음 LDO 레귤레이터 (A Low-Noise Low Dropout Regulator in 0.18μm CMOS)

본 논문은 CMOS RFIC 단일 칩을 위한 Bandgap Voltage Reference와 이를 포함한 저 잡음 Low Dropout (LDO) Regulator 회로에 관한 ... CMOS공정으로 제작된 LDO는 입력전압이 2.2 V 에서 5 V 일때 1.8 V의 출력전압에서 최대 90 mA의 전류를 내보낼 수 있다. 측정결과 Line regulation ... CMOS process. It operates with an input voltage range of 2.2 V-5 V and provide the output voltage of

논문 | 6페이지 | 무료 | 등록일 2025.03.05 | 수정일 2025.03.06

다운로드 장바구니
인덕터 피킹기법을 이용한 초광대역 CMOS 저잡음 증폭기 설계

본 논문에서는 3.1-10.6GHz 초광대역 CMOS 저잡음 증폭기의 새로운 구조를 소개하였다. 제안된 초광대역 저잡음 증폭기는 입력 임피던스 정합에 RC 피드백과LC 필터회로 ... 의 특성을 0.18-㎛ CMOS 공정기술로 시뮬레이션을 수행한 결과는 3.1-10.6GHz 대역 내에서 전력이득은 14-14.9dB, 입력정합은 -10.8dB이하, 평탄도는 0.9dB

논문 | 8페이지 | 무료 | 등록일 2025.02.11 | 수정일 2025.02.15

다운로드 장바구니
높은 Q-지수를 갖는 대칭 구조의 CMOS 2 단자 능동 인덕터 (CMOS Symmetric High-Q 2-Port Active Inductor)

novel CMOS high Q factor 2-port active inductor has been proposed. The proposed circuit is designed ... CMOS process. The fabricated circuit shows inductance of above 2 nH and Q factor higher than 40 in

논문 | 6페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드 장바구니
차동 이차 고조파 출력을 갖는 CMOS LC 전압조정발진기 (A CMOS LC VCO with Differential Second Harmonic Output)

하는 전압조정발진기를 0.18-㎛ CMOS 공정을 통해 설계 제작하였다. 이차고조파의 차동출력의 차이인 에러 신호는 임피던스 튜닝 회로를 통하여 -70 dBm이라는 낮은 수준으로 측정 ... 되었다. 따라서 CMOS LC 전압조정발진기가 진폭차가 0.34 dB 이고 위상차가 1o 인 만족할만한 차동의 이차고조파 신호를 출력하고 있음을 확인하였다. A technique ... implemented in 0.18-㎛ CMOS. The error signal between the differential outputs has been measured to be as low

논문 | 9페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드 장바구니
CMOS 인버터를 갖는 WCDMA(UMTS)용 다중출력 VC-TCXO (Multi-output VC-TCXO having CMOS inverter for WCDMA(UMTS))

Oscillator)는 내부에 CMOS 인버터를 추가로 내장하여 기본적인 정현파(Clipped sinewave) 출력에 추가로 CMOS 출력을 가능하게 하였고, 또한 WCDMA 시스템에서 요구 ... -Temperature Compensated Crystal Oscillator) for WCDMA integrates the additional CMOS inverter, so it ... can be the normal clipped sinewave output and additional CMOS output, and also it can be satisfied

논문 | 7페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드 장바구니
MPPT 제어 기능을 갖는 진동에너지 수확을 위한 CMOS 인터페이스 회로 (A CMOS Interface Circuit for Vibrational Energy Harvesting with MPPT Control)

본 논문에서는 진동에너지 수확을 위한 MPPT (Maximum Power Point Tracking) 제어 기능을 갖는 CMOS 인터페이스 회로를 설계하였다. 간단한 구조와 적 ... 를 사용하였다. 제안된 회로는 0.35㎛ CMOS 공정으로 설계되었으며, 설계된 칩의 면적은 915㎛×895㎛이다. 설계된 회로의 성능을 검증한 결과 전체회로의 최대 전력효율은 83 ... .4%이다. This paper presents a CMOS interface circuit for vibration energy harvesting with MPPT

논문 | 9페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드 장바구니
저전압 저전력 CMOS 복합 트랜스컨덕터 설계 (Design of A CMOS Composite Transconductor for Low-voltage Low-power)

된 트랜지스터가 전류원에 의해 동작 영역이 제한되는 원인을 고찰하였으며, 응용 회로로 설계된 트랜스컨덕터의 특성을 해석하였다. 설계된 회로는 0.25㎛ CMOS n-well 공정 파라미터 ... 를 이용하여 HSPICE 시뮬레이션 하였다. Two CMOS composite transistors with an improved operating region by

논문 | 9페이지 | 무료 | 등록일 2025.02.25 | 수정일 2025.03.06

다운로드 장바구니
BPSK 변조 기능을 갖는 W-대역 CMOS UWB 펄스발생기 (W-Band CMOS UWB Pulse Generator with Embedded BPSK Modulator)

본 논문에서는 CMOS 0.13 μm 공정을 이용하여 BPSK 변조 기능을 갖는 W 대역 UWB(ultra wide band) 펄스 발생기를설계하고 제작하였다. 제안된 BPSK ... 에 적용되었다. 본 논문에서는, 제안된 BPSK 변조 기법을 W-대역 CMOS UWB 펄스발생기 설계에 적용하였으며, 제작 및 측정하였다. 제작된 W-대역CMOS 펄스 발생기는 0 ... 었다. This study entailed the development of a complementary metal–oxide–semiconductor (CMOS) ultra

논문 | 4페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드 장바구니
무선 홈 네트워크용 CMOS 베이스밴드 아날로그 수신단의 설계 (Design of a CMOS Base-Band Analog Receiver for Wireless Home Network)

본 논문에서는 CMOS로 구현된 무선 홈 네트워크용 Base-Band Analog 수신단을 제안하였다. 제안된 수신단은 길버트 셀 형태의 믹서, Gm-C 형태의 Elliptic ... 6차 저역통과 필터, 그리고 6-bit A/D 변환기로 구성되어 있다. 제안한 수신단은 CMOS RF 단을 거친 작은 전력의 200㎒의 아날로그 신호와 PLL에서 나오는 큰 전력 ... Processing) 블록과 연결된다. 제작된 수신단은 0.25㎛ 1-poly 5-metal n-well CMOS 공정으로 제작되었으며 유효 칩 면적은 200㎛ × 1400㎛ 이고 2.5V의 전원

논문 | 6페이지 | 무료 | 등록일 2025.02.25 | 수정일 2025.03.06

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기