"기디실" 검색결과 1-20 / 51건

• 

  연세대학교 기초디지털실험 4주차 예비레포트 (sequential logic)

  1. Clock signalClock signal is a signal oscillating between 1, high and 0, low like pic 1. It is made by clock generator and can be represented as the..

  리포트 | 6페이지 | 2,500원 | 등록일 2021.08.31 | 수정일 2022.12.15

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 5주차 예비레포트 (finite state machine)

  1. Finite state machineFinite state machine is a mathematical model that was created to understand and design computer programs and digital logic. It ..

  리포트 | 17페이지 | 2,500원 | 등록일 2021.08.31 | 수정일 2022.12.15

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 10주차 결과레포트 (Filter/Equalizer)

  Ⅰ. Experiment1. filter/equalizer in CThe IP block of the previous project was exported to hardware and launched to vitis. First, I changed the coeffic..

  리포트 | 12페이지 | 5,000원 | 등록일 2022.04.18

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 8주차 결과레포트

  1. AXI4AXI stands for Advanced extended interface. AXI is a multi-channel bus that is optimized for reading and writing. The AXI protocol was first pu..

  리포트 | 24페이지 | 5,000원 | 등록일 2022.04.18 | 수정일 2022.05.10

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 3주차 예비레포트 (combinational logic)

  Ⅰ. Combinational Logic : MUX/DEMUXCombinational Logic circuits are memoryless digital circuit, which means outputs only depends on the current input. ..

  리포트 | 7페이지 | 1,500원 | 등록일 2021.08.18 | 수정일 2022.12.15

  다운로드 장바구니
• 

  연세대학교 전기전자공학부 20-1학기 기초디지털실험 final project 보고서

  Final ProjectAbstractThis report introduces the logic, design, and discussion about the final project. The final project is to implement the operation..

  리포트 | 25페이지 | 10,000원 | 등록일 2020.08.18

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 3주차 결과레포트 (combinational logic)

  Ⅰ. ObjectiveThe purpose of this experiment is to implement RGB decoder and LED DEMUX, which corresponds to the combinational logic circuit.Decoder is ..

  리포트 | 10페이지 | 5,000원 | 등록일 2021.08.18 | 수정일 2022.12.15

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 7주차 예비레포트

  1. InterruptInterrupt means that if an unexpected situation occurs during the execution of a program, the work currently being executed is stopped, an..

  리포트 | 3페이지 | 1,000원 | 등록일 2022.04.18

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 4주차 결과레포트 (sequential logic)

  Ⅰ. ObjectiveThe objectives of this experiment is understanding the sequential logic andimplementing them. First implement shift register, binary count..

  리포트 | 16페이지 | 5,000원 | 등록일 2021.08.31 | 수정일 2022.12.15

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 6주차 예비레포트 (ARM processor(SoC)-RGB LED)

  1. SoCSoC stands for System on Chip and it means that a computer or electronic component is integrated into one chip. In other words, RF functions, an..

  리포트 | 4페이지 | 1,000원 | 등록일 2021.09.07 | 수정일 2022.12.15

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 8주차 예비레포트

  1. ASB, anlaysis of timing graphASB stands for Advanced System Bus, defines a high performance bus and it can be used designing embedded microcontrol..

  리포트 | 6페이지 | 2,500원 | 등록일 2022.04.18

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 7주차 결과레포트 (Interrupt)

  1. pollingIn communications, "following" is a transmission control method that continuously checks the status of other programs or devices in one prog..

  리포트 | 15페이지 | 5,000원 | 등록일 2021.09.07 | 수정일 2022.12.15

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 6주차 결과레포트

  hardcore IP에서 사용자가 사용하고 싶은 IP를 선택하여 사용하면 된다. 미리 짜인 구조를 활용하는 것이기 때문에 자유도는 떨어지지만, 초기 시스템 설계 등 실사용될 때 다양

  리포트 | 10페이지 | 5,000원 | 등록일 2022.10.05 | 수정일 2022.10.15

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 1주차 결과레포트

  Ⅰ. ObjectThis lecture is about understanding the fundamental theory of Verilog and then implementing and testing the logic circuit by simulation wavef..

  리포트 | 13페이지 | 5,000원 | 등록일 2021.08.18 | 수정일 2023.01.07

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 2주차 예비레포트 (basic of verilog)

  1. adderAdder is a digital circuit that does addition operations.Half adder has 2 inputs A, B and it produces 2 outputs ‘carry out’ and ‘sum’. This pe..

  리포트 | 5페이지 | 1,500원 | 등록일 2021.08.18 | 수정일 2023.01.07

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 5주차 결과레포트 (finite state machine)

  In this experiment, I understand the final state machine and implement the FSM using Verilog HDL. The theories required for experiments include FSM, M..

  리포트 | 23페이지 | 5,000원 | 등록일 2021.08.31 | 수정일 2022.12.15

  다운로드 장바구니
• 

  연세대학교 전기전자공학부 20-1학기 기초디지털실험 week 9 보고서

  Abstract This experiment is for FPGA acceleration. The concepts for implementing the FPGA acceleration are introduced at first. The specification of t..

  리포트 | 8페이지 | 3,000원 | 등록일 2020.08.18

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 6주차 결과레포트 (ARM processor(SoC)-RGB LED)

  1. Brief rev of SoC, ARM processor, PL/PSThe SoC is an integrated circuit that embodies programmable embedded processors and various modems, multimed..

  리포트 | 9페이지 | 5,000원 | 등록일 2021.09.07 | 수정일 2022.12.15

  다운로드 장바구니
• 

  연세대 전기전자공학부 20-2학기 기초디지털실험 6주차 예비보고서

  1. ObjectivesThe goal of this experiment is learn ARM processor and carry out the basic logic. In addition, through this, we are going to understand t..

  리포트 | 3페이지 | 1,000원 | 등록일 2021.04.15 | 수정일 2021.10.06

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 9주차 결과레포트

  1. explanation about I/O pinSPI is a synchronous communication method that supports one-to-many communication. For SPI communication, at least one mas..

  리포트 | 6페이지 | 5,000원 | 등록일 2022.04.18

  다운로드 장바구니