"중앙대 아날로그"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

스텝 모터 구동기 중앙대 아날로그 래치와 플립플롭 pwm제어회로 카운터 설계 과제 stopwatch 설계 신호발생기 위상제어루프 중앙대 smps

"중앙대 아날로그" 검색결과 121-140 / 487건

[A+]중앙대 아날로그및디지털회로설계 실습 예비보고서 7 논리함수와 게이트

- 반가산기 : 2진수 2개를 더하는 경우 2개의 2진수를 더해 다음 자리 올림수를 출력하는 경 우- 전가산기 : 자리 올림수를 포함하여 3개의 2진수를 더하는 경우.- 디코더 : 2진 부호, DCD 부호 등 여러가지 부호를 부호 없는 형태로 변환하는 회로이다. (해 ..

리포트 | 10페이지 | 1,000원 | 등록일 2022.09.08 | 수정일 2022.09.16

다운로드 장바구니
A+ 중앙대 아날로그및디지털회로설계실습(결과)2. Swithcing Mode Power Supply(SMPS)

어려움을 겪었지만 실습을 진행하고 나서는 실습에 진행했던 모듈과, 회로들의 역할을 이해할 수 있었다.4. 참고문헌1. 중앙대학교 전자전기공학부, “아날로그 및 디지털 회로 설계 실습”, pp33-42

리포트 | 6페이지 | 1,000원 | 등록일 2022.09.10

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계 실습 예비보고서8 래치와 플립플롭

-RS 래치두 NOR 게이트가 교차교합되어 만들어진 회로로 기본 기억소자장치이다.R=1과 S=0인 경우를 생각해보면 입력이 R이 1이므로 출력 Q는 Q’의 값에 무관한게 0으로 리셋되고 입력 S가 0이므로 출력 Q’는 Q값의 반대값, 즉 1이 되기 때문에 R을 리셋 입..

리포트 | 9페이지 | 1,000원 | 등록일 2022.09.08 | 수정일 2022.09.16

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계 실습 예비보고서12 stopwatch 설계

- 7-Segment숫자를 표시하는 7개의 LED와 소수점을 나타내는 1개의 LED로 구성되어 있다. 7-segment는 common cathode와 common anode type이 있다. Common catho..

리포트 | 11페이지 | 1,000원 | 등록일 2022.09.08 | 수정일 2022.09.16

다운로드 장바구니
[A+]중앙대 아날로그및디지털설계실습 예비보고서1 초전형 적외선 센서

1. 실습을 위한 이론적 배경:- 적외선 센서 : 적외선은 파장이 가시광선보다 길고 전자파보다 짧은 전자팡의 일종으로 인간을 포함한 모든 자연계에 존재하는 물체에서 방출되며, 온도가 높은 것은 파장이 짧은 적외선을, 온도가 낮은 것은 긴 파장을 가진 적외선을 방출한다...

리포트 | 7페이지 | 1,000원 | 등록일 2022.09.08 | 수정일 2022.09.14

다운로드 장바구니
[A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 3. 스텝 모터구동기

실습 3. 스텝 모터 구동기실습목적단극 스텝 모터 (Uni-polar step motor)의 동작 원리를 이해하고 스텝 모터를 조종하기 위한 범용 이동 레지스터 (Universal shift register)의 사용 방법을 배운다. 이를 바탕으로 BJT 트랜지스터와 범..

리포트 | 3페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 신호발생기 예비

아날로그 및 디지털회로 설계 실습4주차 예비: 신호발생기전자전기공학부20160000 하대동고릴라1. 신호발생기 설계(A) 그림 4-1에 주어진 Wien bridge회로에서V _{

리포트 | 5페이지 | 1,500원 | 등록일 2020.12.23

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 stopwatch설계 예비

아날로그 및 디지털회로 설계 실습14주차 예비: Stopwatch 설계전자전기공학부20160000 하대동고릴라설계실습 방법에 나온 Stopwatch 제작 과정 중, 12-4-1

리포트 | 12페이지 | 2,000원 | 등록일 2020.12.23

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 논리함수와게이트 예비

아날로그 및 디지털회로 설계 실습9주차 예비: 논리함수와 게이트전자전기공학부20160000 하대동고릴라1. XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트

리포트 | 8페이지 | 1,500원 | 등록일 2020.12.23

다운로드 장바구니
[A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 5. 전압제어 발진기

실습 5. 전압제어 발진기실습목적전압제어 발진기(VCO: Voltage Controlled Oscillator)를 설계하고 전압을 이용한 발진 주파수의 제어를 실험으로 확인한다.설계실습계획서2-1 슈미츠 회로의 특성실험에 사용될 IC의 Datasheet를 참조하여, 중..

리포트 | 7페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
[중앙대 아날로그및디지털회로설계실습]설계실습11(카운터 설계) 결과보고서

요약 : 이번실습에서는 JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 정상적으로 동작하는지 확인해봤다. 또한 Chattering 방지회로를 설계하여 사용해보고 그 기능에 대해 알아보았다. 사용장비 :OscilloscopePower SupplyF..

리포트 | 6페이지 | 1,000원 | 등록일 2020.08.11

다운로드 장바구니
중앙대 아날로그및디지털회로설계실습 예비보고서 9장 4bit adder 회로설계

아날로그 및 디지털회로설계 실습 예비보고서[설계실습 9. 4-bit Adder 회로 설계]소속담당교수담당조교수업시간학번성명? 조합논리회로(가산기): 2진수 2개를 더하는 경우

리포트 | 6페이지 | 1,000원 | 등록일 2023.04.06

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털회로 설계실습7 논리함수와 게이트 예비보고서

아날로그 및 디지털 회로 설계 실습-실습 7 예비보고서-논리함수와 게이트학 과 : 전자전기공학부담당 교수님 : XXX 교수님제출일 : 2020.11.XX(X)조 : X요일 X조학

리포트 | 5페이지 | 1,000원 | 등록일 2021.09.06

다운로드 장바구니
실습 9. 4-bit Adder 회로 설계 예비보고서 중앙대 아날로그 및 디지털 회로 설계 실습

9-1. 실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-3. 설계실습 계획서9-3-1 전가산기 설계(A) 전가산기에 대한 진리표를 작성한다.표 9-1 전가산기 진리표- S = A’B’Ci + A’BCi’ + AB’Ci’ +..

리포트 | 5페이지 | 1,000원 | 등록일 2021.07.17

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 예비보고서7 논리함수와 게이트

아날로그및디지털회로설계실습 05분반 9주차 예비보고서설계실습 7. 논리함수와 게이트7-3-1 (A)- NAND의 기능을 갖는 회로도입력1입력2출력001011101110- NOR

리포트 | 5페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 과제 스텝 모터 구동기 (4주차)

아날로그 및 디지털 회로설계실습4주차 스텝 모터 구동기 과제1.주파수를 계속 증가시키다 보면 특정 주파수에서 스텝 모터가 회전하지 않고 멈추게 된다. 그 이유는 주파수가 큰 상태

리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 예비보고서4 신호발생기

아날로그및디지털회로설계실습 05분반 4주차 예비보고서설계실습 4. 신호발생기4-3-1 (A)(B)발진주파수에서 괄호 안의 항의 값이 0이기 때문에 발진 주파수에서 증폭기 이득

리포트 | 4페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 카운터 설계 과제 14주차

아날로그 및 디지털회로 설계 실습14주차 과제: 카운터 설계1. RS-Latch를 이용한 Chattering 방지회로를 설계하고 그 원리를 설명하시오.nand gate를 이용

리포트 | 3페이지 | 1,000원 | 등록일 2021.06.28

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 과제 위상 제어 루프(PLL) (9주차)

아날로그 및 디지털 회로설계실습9주차 위상 제어 루프 과제1.1) XOR은 두 입력이 다를 때 High, 같을 때 Low를 출력한다.2) 1번 펄스가 Loop filter에 입력

리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 과제 전압제어 발진기 (7주차)

아날로그 및 디지털 회로설계실습7주차 전압 제어 발진기 과제1.영상 속 실험 결과에 따르면 Vc = 0.5V~2V인 구간에서는 주파수의 크기가 선형적인 특성을 가지고 증가

리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니

이전10개 2 3 4 5 678 9 10 11 다음10개

파워링크

신청하기