"Simulation Test" 검색결과 221-240 / 567건

• 

  전전컴설계실험2-12주차 예비

  을 통해 실험 예상값을 확인한다..7. Text LCD 의 Test Bench 파일을 생성한다.8. Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation ... 의 I/O PIN을 설정4. Implement Design을 실행5. Generate Programming File 을 수행하여 bit 파일을 생성한다.6. Simulation ... Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. 실제 장비의 FPGA Module에 프로그래밍하여 동작을 확인하기 위해 IMPACT를 실행한다.10

  리포트 | 13페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

  다운로드 장바구니
• 

  전전컴설계실험2-10주차 결과

  Segment With Piezo 의 Test Bench 파일을 생성한다.8. Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test ... . Implemlation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. 실제 장비의 FPGA Module에 프로그래밍하여 동작을 확인하기 위해 IMPACT ... Design을 실행5. Generate Programming File 을 수행하여 bit 파일을 생성한다.6. Simulation을 통해 실험 예상값을 확인한다..7. 7

  리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

  다운로드 장바구니
• 

  경희대학교 논리회로 레포트

  가깝게 다가간 SoC의 형태다.9) 시뮬레이션 / Simulation : 어떠한 현상이나 사건을 컴퓨터로 모형 화하여 가상으로 수행시켜 봄으로써 실제 상황에서의 결과를 예측하는 것 ... 해당 기기에 올려 진다. 대개의 경우, 테스트를 진행하며 여러 번 코드를 수정하여 기기에 올려볼 수 있다. HDL 설계의 가장 중요한 부분은 HDL 프로그램을 시뮬레이트 할 수 ... 있는 능력이다. HDL 프로그램은 PLD 같은 장비에 업로드하여 테스트를 하거나, 칩으로 제작하여 테스트 할 수 있다. 그러나 이러한 테스트는 대개 비용이 비싸며 시간이 오래 걸리

  리포트 | 3페이지 | 2,000원 | 등록일 2016.04.17

  다운로드 장바구니
• 

  PSM 공정안전보고서 운영 사례 프레젠테이션

  ) 유해위험공정 IRMS( 종합위험관리체제 ) KOSHA CARM Simulator On-going On-going 사유 발생시 기술부 JSA( 작업안전평가 ) 안전작업절차 ... 년간 교육 계획에 의한 작업 절차서 교육을 매월 실시하고 있음 ( 부서 자체 ) 매월 정기 안전 교육 후 반드시 Test 실시 교육 참석 현황 및 Test 결과는 개인 고과 평가

  리포트 | 58페이지 | 5,000원 | 등록일 2018.01.25

  다운로드 장바구니
• 

  BLDC모터구동실험 A+ 결과보고서

  ) 실시간 구동을 위한 소프트웨어-이번 실험에서는 Real Time Windows Target(이하 RTW)에 대해 배우게 된다. 이 시스템은 실시간 시스템을 테스트 ... 하고 Simulation하기 위한 프로그램이다.-실시간 시스템: 주어지는 실행 명령에 대해 이것이 어떤 정해진 시간 이내에 처리되는 것을 보장하는 시스템으로 명령에 대한 반응성이 빠르고, 중요 ... Workshop부분에서 RTW system target file을 rtwin.tlc파일로 바꾼다.(RTW에서는 구동하는 model이 외부 system이어서 다음과 같이 Simulation

  리포트 | 11페이지 | 3,000원 | 등록일 2015.10.07

  다운로드 장바구니
• 

  Sequential-Logic-Design-Ⅱ-FSM and Clocked-Counter

  Constraints File 선택한 후 파일 이름을 설정한다.위의 파일을 연 후에 다음과 같이 핀설정을 한다.Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택 ... 한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New Source...항목 선택한다.Verilog Test Fixture 선택하고 파일 ... 이름을 설정한다. 그 후 기본으로 작성된 Text Fixture 파일을 Simulation 조건에 맞도록 다음과 같이 수정한다.ISE 시뮬레이션 프로그램인 Isim을 이용하여 시

  리포트 | 25페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

  다운로드 장바구니
• 

  [VerilogHDL]lpm_rom 하위모듈을 이용한 rom설계와 ram설계

  romdata.lpm_outdata = "UNREGISTERED";defparam romdata.lpm_file = "romdata.mif";endmodule? Test Bench ... Simulation을 위한 환경설정- Assignments → EDA Tool Setting 선택Simulation을 위한 환경설정- Tool → Option 메뉴에서 Modelsim 경로 ... 설정? 시뮬레이션 실행- Tool → EDA Simulation → EDA RTL Simulation 실행? ModelSim을 사용한 타이밍 시뮬레이션 결과■ RAM 설계

  리포트 | 4페이지 | 1,000원 | 등록일 2013.05.25

  다운로드 장바구니
• 

  카이스트 전자공학실험2 실험8 Co-Simulation & Co-Emulation using FPGA 결과보고서

  Exp 8. Co-Simulation & Co-Emulation Using FPGA1. Experimental Procedure1) Design a test-benchA test ... 하도록 implement 되어있다.그리고 Test.v 테스트벤치는 주어진 간단한 틀을 가지고 이 RCA를 테스트 해볼 수 있도록 임의로 내용을 조금 구성하였는데, RCA의 입력으로 넣을 A, B ... 단점이 있다. 따라서 설계에서 실수를 한다면 엄청난 손해를 입게 된다. 따라서 test가 필요하다. test하는 방법으로 크게 두 가지가 있다. Simulation, Co

  리포트 | 9페이지 | 2,500원 | 등록일 2011.11.06

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 예비보고서

  . Reference (참고문헌) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥10< 초록 (Abstract) >이번 실험은 Verilog HDL으로 1bit full adder를 구동시키는 실험이다.Test ... 해 본다.실험 전에 알아봤던 Functional Simulation & Timing Simulation의 결과와이번 실험의 결과가 똑같이 나올 것이고, 작지만 delay도 있을 것이 ... . 실제로 장비를 구동시켜본 후, 미리 해봤던 Functional Simulation & Timing Simulation의 결과와 일치하는지 확인한다.(2) Procedure of

  리포트 | 11페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  신제품기획및개발전략

  Simulation HUT(Branded test)200~400명신제품 개발 프로세스분석 내용분석 방법샘플수 / 기타광고의 차별성 / 제품 특성 반영 여부 - On-air 전CLT / Gang ... Survey - Rough-Ad test - Finished-Ad test100명(1편당)① 광고사전 테스트분석 내용분석 방법샘플수 / 기타광고 효과 측정 (WAR Tracking) how} ... - 속성별 경쟁품 비교 평가 / 이유HUT(Blind Test) ※ CLT / Gang Survey / FGI 등도 활용가능200~400명① Product Test② 브랜드 / 디자인

  리포트 | 104페이지 | 2,000원 | 등록일 2013.11.19

  다운로드 장바구니
• 

  전국과 해외 VR 방에 대한 조사와 국내 VR방 답사 리포트

  별개로 음료 주문 의무사항 ) 콘텐츠 : Horde Z( 좀비 ), Job Simulator( 아르바이트 ), Emily Wants to play( 귀신과의 fight ... 과의 의사소통 능력테스트 , 시한폭탄 해체 직접 경험 ) 참조 사이트 : http://blog.naver.com/eclipse0908/220936469460 다양한 콘텐츠 보유홍대

  리포트 | 36페이지 | 3,000원 | 등록일 2018.06.17 | 수정일 2018.06.19

  다운로드 장바구니
• 

  전전컴설계실험2-12주차 결과

  의 Test Bench 파일을 생성한다.8. Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 ... Design을 실행5. Generate Programming File 을 수행하여 bit 파일을 생성한다.6. Simulation을 통해 실험 예상값을 확인한다..7. Text LCD

  리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

  다운로드 장바구니
• 

  BCD 카운터 & up and down 카운터 결과보고서(PCB 부분)

  ARTWORK ·············p.36.1 회 로 도6.2 ARTWORK7. 소자 값 계산 ·················p.3- 보호 저항8. Simulation ... ···················p.512. 테스트 결과 ·················p.513. 결 과 ···················p.514. 첨 부 ···················p.61. 명 제 ... (0표시) 단자에 대응하는 출력이 접지된다. 단는 Lamp Test,는 Blanking Input,는 Blanking Output를 의미한다.는 0이면 출력은 무조건 8자 표시

  리포트 | 9페이지 | 2,500원 | 등록일 2013.05.05

  다운로드 장바구니
• 

  Simulation and Experiment of Injection Molding Process

  한국분말야금학회 Im Doo Jung, Youngmoo Kim, Seong Jin Park

  논문 | 5페이지 | 4,000원 | 등록일 2016.04.02 | 수정일 2023.04.05

  다운로드 장바구니
• 

  verilog - modified CLA와 CLA를 이용한 fast adder 구현

  기 위한 Test Bench 코드? 게이트레벨 표현방법으로 구현한 CLA* 를 하위모듈로 불러들여 구현한 16비트 가산기의 Gate Level Simulation? 동작적 표현방법 ... 으로 구현한 CLA* 를 하위모듈로 불러들여 구현한 16비트 가산기의 Gate Level Simulation※ 위의 두 표현방법의 Timing Simulation 차이가 명확하지 않

  리포트 | 6페이지 | 1,500원 | 등록일 2013.06.23

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)8주차결과

  . text file로 생성Project 파일과 마찬가지로 원하는 게이트를 그려서 구현하지 않고 HDL을 이용하기 때문에 파일 역시 text file로 생성한다.3. test ... bench 생성다음과 같이 test fixture를 이용하여 test bench를 구현한다.나. 시뮬레이션Functional simulation디바이스 고려 없이 설계한 Design ... ;elsecnt_scan = cnt_scan +1;endendmoduleInput & OutputResult & Simulation012345*************415Ⅳ. 토론

  리포트 | 24페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  XOR를 활용한 4bit_가감산기

  :김성현Verilog - 4bit Adder 설계1. source_half adder2. source_Full adder3. 4bit 가감산기4. Test bench5 ... . Simulation5. 설계 해석지금까지 배운 half_adder와 Full_adder를 이용하여 4bit 가감산기를 만들었습니다.가감산기에 Enable단자와 입력A를 XOR를 이용하여 넣 ... 어줌으로써,Enable단자의 control에 따라서 덧셈과 뺄셈을 하도록 설계하였습니다.Simulation 파형은 t=0에서 1100+0011 = 01111(carry=0)20

  리포트 | 4페이지 | 1,500원 | 등록일 2012.03.28

  다운로드 장바구니
• 

  원자력시스템 개발

  에ty Simulation and Assessment)을 구축하고 2014년~2015년 기간 동안 잔열제거계통 열교환기와 기계식 소듐펌프의 개별효과시험을 완료하여 핵심기기의 성능 ... Recycling Test, IRT), 3단계(2018년∼2020년) TRU 핵연료 제조와 조사 시험 등으로 수행하기로 합의하였다. 1단계 연구인 LSFS에서 총 100g의 사용후핵연료

  리포트 | 10페이지 | 2,000원 | 등록일 2017.12.31

  다운로드 장바구니
• 

  Active-HDL 사용법에 대한 소개 (컴퓨터 아키텍쳐 실습)

  은 방법임을 몸으로 깨달을 수 있었다. 만약 sequence detector를 손으로 만들었다면 훨씬 힘들었을 것이다.그리고 test bench 모듈을 만들어 매번 테스트할 때마다 입력 ... 를 Simulation해 본다. Input sequence는 각자 임의로 주고, detecting할 Sequence를 59 (mod ( (mod 100)))로 둔다. 만약 ... equence가 10인 경우 00을 앞에 붙여 0010). 참고자료의 Verilog Tutorial을 참고하여, sequence detector module과 test bench

  리포트 | 5페이지 | 1,000원 | 등록일 2013.03.08

  다운로드 장바구니
• 

  Verilog-디지털시스템설계

  >> Full_adder1. Gate-level 방식 >> 6bit_Full_adder1. Gate-level 방식 >> Test bench1. Gate-level 방식 >> c ... ompile1. Gate-level 방식 >> Simulation2. Dataflow 방식 >> 6bit_Full_adder2. Dataflow 방식 >> Dataflow 6bit ... test bench2. Dataflow 방식 >> compile2. Dataflow 방식 >> SimulationReport< Verilog - 6bit_Adder 설계 >과 목

  리포트 | 6페이지 | 1,500원 | 등록일 2012.03.28

  다운로드 장바구니