"Simulation Test" 검색결과 141-160 / 567건

• 

  전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습8 [예비레포트]

  )을 출력하는 Verilog code를 Simulation하는 Test Bench code는 아래 그림 17과 같다.그림 SEQ 그림 \* ARABIC 17 Test Bench code ... _1그림 SEQ 그림 \* ARABIC 18 Test Bench code_2Test Bench code에 따른, Text LCD에 학번(2013440043)과 이름(Moon ... Beom Woo)을 출력하는 Verilog code의 Simulation 결과는 아래 그림19와 같다.그림 SEQ 그림 \* ARABIC 19 Simulation 결과 _ 1그림 SEQ

  리포트 | 18페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  전전설 실험2 Final Project 다기능 계산기(Verilog Calculator)

  _Data의 일의 자리, 십의 자리, 백의 자리, 천의 자리를 테스트하기 위해 출력으로 나타낸 것이고, Test0~Test3은 Input_Data의 일의 자리, 백의 자리, 천의 자리 ... Project & Simulation (설계 과정과 시뮬레이션)...‥‥ 34. Final Code & Explanation (최종 코드와 설명)………………………………45. Result ... _2 55Output_Data 2277 : 앞에 설명한 것과 같이 Test3부터 Test0까지 읽으면 2277이 된다.위 사진에서 시간을 늘려서 관찰하면 LCD_Data의 값이 바뀌

  리포트 | 35페이지 | 20,000원 | 등록일 2018.11.10 | 수정일 2024.03.12

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

  (.ucf), 테스트 벤치(.v)만 따로 작성한다.선형 피드백 레지스터의소스코드를 작성한다.핀 설정에 대한 사항을 왼쪽과 같이 적고 저장한다.기본으로 작성된 Test Fixture ... 으로 구현하고, 설계한 논리를 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.2. 실험 이론2.1. Combinational Logic디지털 회로 이론에서 조합 ... .ucf 파일을 선택한다.핀 설정에 대한 사항을 왼쪽과 같이 적고 저장한다.Implement Design을 다시 실행시켜 컴파일 한다.Simulation을 선택한다.Verilog

  리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  디지털 알람시계 설계 보고서 - 디지털회로설계및언어

  과 Clock 내부에서 m->h->D->M 변환과정.Simulation 1.RST의 falling edge에서 시간의 값이 초기화되는 것을 확인Simuuation 2.Min이 증가함에 따라 ... Hour, Date가 올라가는 순환동작을 확인Simulation 3.Mode가 바뀌는 시점에서 Pointer가 바뀌는 것을 확인Simulation4.Time edit모드에서 입력 ... 에 따라 분이 증가되는 것을 확인Edit mode에서 Edit버튼이 없을 경우 시간이 변하지 않는 것 또한 확인Simulation 5.Time edit모드에서 2cycle edit

  리포트 | 15페이지 | 3,500원 | 등록일 2017.11.16

  다운로드 장바구니
• 

  전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습2 [결과레포트]

  HDL 모델링테스트벤치(Test Bench) 모듈 : HDL 모델을 시뮬레이션하기 위한 Verilog 모듈 (그림6)그림 SEQ 그림 \* ARABIC 6 테스트벤치 모듈그림6의 보라 ... Simulation과 Timing Simulation으로 각각의 회로를 다르게 Simulation하여 어떠한 차이가 있는지 학습한다.1. Introduction (실험에대한소개

  리포트 | 22페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  MATLAB 프로그래밍 과제 팀프로젝트

  MATLAB 프로그래밍Team Project : Pump Simulation(Crank Silder)1. m-file---------------------------------- ... . GUI편집 테스트를 위부터 tag를 Angular_Speed, L_1, L_2로 푸시 버튼의 tag를 p로 바꾼 후,GUI의 m-file에서p_Callback의 function에서--

  리포트 | 3페이지 | 1,000원 | 등록일 2019.05.20 | 수정일 2020.06.22

  다운로드 장바구니
• 

  서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Pre

  한다.Behavioral Simulation기본적인 Test Bench Source Code가 생성되었음을 알 수 있다. Simulation 조건에 맞게 Source Code를 수정해준다 ... .Modified Test Bench CodeSimulation of Text LCDdata[7] ~ data[0]을 통해 원하는 data가 출력되는 것을 알 수 있다.[응용 ... 실험과 동일하므로 생략한다.Behavioral SimulationSimulation 조건에 맞게 Source Code를 수정해준다.Modified Test Bench

  리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (5) Encoder and Mux

  모델링으로 구현하고, 설계한 논리를 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.2. 실험 이론2.1. Encoder부호화(encoding)란 정보의 형태 ... n을 다시 실행시켜 컴파일 한다.Simulation을 선택한다.Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New Source 항목을 선택 ... 한다.Select Source Type에서 Verilog Test Fixture를 선택한다.기본으로 작성된 Test Fixture 파일을 시뮬레이션 조건에 맞도록 수정하고 저장

  리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  디지털논리회로실험(Verilog HDL) - Characters and Displays

  ompiled circuit into the FPGA chip. Test the functionality of the circuit by toggling the SW{}_{2-0 ... . Download the compiled circuit into the FPGA chip. Test the functionality of the circuit by setting ... the proper character codes on the switchesSW _{14-0} and then togglingSW _{17-15} to observe the rotation of the characters.#Flow chart#Code#Simulation

  리포트 | 8페이지 | 1,000원 | 등록일 2019.08.29

  다운로드 장바구니
• 

  FRM Part2 - Credit Risk Management 최종핵심 서브노트

  what common dimensions existed between the tests and the degree of shared variance.Cash Flow Simulation ... the PD.Stress Testing Debt Value Adjustmentdebt value adjustment (DVA).the liability effects should ... losses from the BCVA stress could then be added to the institution’s stress tests from market risk

  시험자료 | 39페이지 | 3,000원 | 등록일 2019.05.06 | 수정일 2023.06.19

  다운로드 장바구니
• 

  디지털논리회로실험(Verilog HDL) - Real-time clock, counter

  을 추가한다.)(2) Simulation시작하게 되면 15시 00분 00초로 초기화되는 것을 알 수 있다. sw에는 23시 59분 58초를 할당해주고 key1을 누르면 이 값이 각각 ... reflexes are being tested must press the pushbutton KEY3 as quickly as possible to turn the LED off ... 단위, tens와 ones는 ms 단위를 나타낸다. 이 값들은 store를 이용하여 구한다.(2) Simulation시작한 뒤 1초가 지나가게 되면(cnt=5) LEDR의 불이 켜지

  리포트 | 8페이지 | 1,000원 | 등록일 2019.08.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계2_HBE-COMBO ll VerilogHDL 실습7[예비레포트]

  \* ARABIC 14 PIEZO Test Bench code_2PIEZO를 Simulation한 결과는 아래 그림 15와 같다.그림 SEQ 그림 \* ARABIC 15 PIEZO ... \* ARABIC 11 PIEZO Verilog code_3그림 SEQ 그림 \* ARABIC 12 PIEZO Verilog code_4PIEZO Verilog code를 Simulation ... 하기 위한 Test Bench code는 아래 그림 13~14와 같다.그림 SEQ 그림 \* ARABIC 13 PIEZO Test Bench code_1그림 SEQ 그림

  리포트 | 14페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  싼소스 [아주대학교 기계공학응용실험 A+자료] motor#1 BLDC 구동 및 DAQ 해석 예비보고서

  Time Windows Target은 실시간 시스템을 테스트하고 Simulation하기 위한 프로그램이다. 실시간 시스템이란 주어지는 실행 명령에 대해 이것이 어ㄸ너 정해진 시간 ... 를 제공한다.3) RTW 설정RTW의 설정 방법은 다음과 같다.① MATLAB에서 model창을 열고, Simulation -Configuration Parameters 창을 띄운다 ... .③ 탐색 창에서 Solver 부분을 선택하고 Simulation time을 설정하고 Real-Time Simulation이므로 Type은 Fixed-Step를, 신호가 불연속적인

  리포트 | 5페이지 | 무료 | 등록일 2017.07.02

  다운로드 장바구니
• 

  sql injection 분석 및 보안대책

  , bDate --모든 필드명 입력 시Simulation 정보 조회 필드명 조회..PAGE:40test1% group by idx, tId, tName --Simulation 정보 조회 ... 필드명 조회..PAGE:41test1% group by idx, tId, tName, tMail, tTitle, tContent, tFilename --Simulation 정보 ... ..PAGE:1SQL Injection..PAGE:2SQL Injection- 공격 방식- 오류 페이지 설정Simulation- SQL InjectionSeveral Attack

  리포트 | 85페이지 | 5,000원 | 등록일 2015.11.26

  다운로드 장바구니
• 

  메모리 할당, 제거를 C로 가상 구현 (myalloc,myfree) - 간단한 메모리 관리자

  , 메모리작업 환경의 Best Fit, First Fit 두 환경 모두 선택 할 수 있으며,Simulation1, Simulation2로 테스트 한 결과 파일이 캡쳐 + 상황이 ppt에 존재합니다.시스템 구성, 자료구조, 최종 시스템 구성, 순서도 또한 ppt에 있습니다.

  리포트 | 5,000원 | 등록일 2016.02.18

  다운로드 장바구니
• 

  블루 에이프론 전략 Blue Apron Strategy

  dietary restrictions predict consumer spending; Simulated Test Market to test whether purchase interest ... . Simulated Test Market (Nielsen BASES) Purpose: to test whether purchase interest translates into ... prospec Findings Question 5 – Paired Sample T-Tests Question 6 – Chi Square ( GoF ) Pair Tested Mean* P

  리포트 | 11페이지 | 3,900원 | 등록일 2016.12.19

  다운로드 장바구니
• 

  ACL Rupture에 대한 예방과 집단,재활운동

  ) Simulated work or sport-specific training Transition to full-speed jogging, sprints, running Phase 3 post ... Ham strength 100% of contralateral side Ham/Quad ratio 70% Negative Special test Quad strength 85 ... – 90 of contralateral side or peak torque/body mass 30 and 50% for women Functional test (single leg

  리포트 | 19페이지 | 1,000원 | 등록일 2018.06.15

  다운로드 장바구니
• 

  경희대 기초회로실험 결과보고서(lab 6Y)

  주파수 33kHZ 로 설정한 다음 Bias point 해석을 행하라. 각 node에서 전압과 각 소자를 통한 전류의 크기를 조사하라.2. Pspice/New Simulation ... \ApMATIC1.net"**** INCLUDING SCHEMATIC1.net ***** source PSPICE TEST2R_R5 N02008 OUT 500k TC=0,0R_R6 0 ... ****** Profile: "SCHEMATIC1-A_BIAS_POINT_ANALYSIS" [ C:\Users\윤희찬\AppData\Roaming\SPB_Data\pspice test2

  리포트 | 13페이지 | 1,000원 | 등록일 2016.12.24

  다운로드 장바구니
• 

  전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습 [예비레포트]

  SimulatorBehavioral Simulation디바이스 고려 없이 설계한 Design File의 기능만으로 검증하는 시뮬레이션결과 파형에 delay time의 요소가 없다.Timing s ... imulation위의 Behavioral Simulation의 결과에 하드웨어적인 요소가 반영된 시뮬레이션Target 디바이스와 핀 설정, 내부 Logic Cell 배치에 따라 delay ... 을 _test.bit 파일 선택PROM에 프로그래밍할 File은 생성하지 않았기 때문에 파일 선택 안함Programming 옵션 선택 후 Default 설정칩 모양을 마우스 우클릭

  리포트 | 27페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  서울시립대 전자전기컴퓨터설계실험2 제04주 Lab03 Post

  = 0, Input B = 0, C_in = 0Timing Simulation의 결과는 위의 사진과 같으며, 같은 test bench source code를 사용 ... ProgrammingAnd Gate Simulation ResultInput A -> bus switch 1, Input B -> bus switch 2, Output -> LED ... ProgrammingNAND Gate Simulation ResultInput A -> bus switch 1, Input B -> bus Switch 2, Output -> LED 1에 할당

  리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

  다운로드 장바구니