아날로그 및 디지털회로설계실습 9 부울대수 및 조합논리회로 예비 리포트

목차

1. 요약

2. 서론

3. 실험결과
1) 전가산기 설계

4. 결론

본문내용

1. 요약: 이번 보고서를 통해 부울대수 및 조합논리회로를 학습했다. 전가산기의 진리표를 작성하고 Karmaugh 맵을 통해 불리언식을 알아보았다. 이를 ORcad를 통해 2-level회로로 설계했으며 그 후에 XOR gate를 간단화 한 회로를 설계했다. 2Bit 가산기 회로를 설계했다.

2. 서론: 전가산기는 3개의 이진수를 더해서 결과로 합과 자리올림수를 출력으로 내는 기능을 한다. 이런 전가산기에 대해 학습하고 불리언식을 알아본 후 회로를 설계하고 간소화한 회로도 설계하고 이를 이용해 2bit 가산기회로를 설계하는 실험을 했다.

3. 실험결과:
전가산기 설계
전가산기에 대한 진리표를 작성한다.
전가산기의 기능은

참고 자료

없음