"vhdl 계산기" 검색결과 1-20 / 124건

• 

  VHDL를 이용한 계산기설계

  과 목 : 논리회로설계실험과 제 명 : 계산기 설계담당교수 : 김 종 태학 과 : 전자전기공학학 년 : 3 학 년학 번 :이 름 :제 출 일 : 08. 06. 04 ... IntroductionKIT를 사용한 4bit의 덧셈/뺄셈기를 설계한다.- 4bit(한자리수)로 표현되는 16진수 2개를 덧셈 또는 뺄셈을 LCD에 출력하게 한다.- 각 input에 따른 ... 있어야 한다.LCD1. 계산하고자 하는 16진수는 DIP switch를 이용하여 설정하게 한다.DIP_SW2. OPERAND1 PUSH switch를 누르면 register

  리포트 | 23페이지 | 1,000원 | 등록일 2010.05.27

  다운로드 장바구니
• 

  VHDL 계산기 소스코드 및 보고서

  1. Purpose미리 작성된 플러스와 마이너스 연산이 가능한 계산기를 작성하는데, LCD출력시에 발생할수 있는 예외 부분에 대해 처리하는것이 이번실험의 목적이고, 최종적으로 더 ... & Results1) VHDL source주석문은 vhdl문 내부에서 한글로 선언시 에러 및 글자 깨짐현상이 있어서 서툴지만 영어로 작성하였습니다.calculator.vhd -LCD모듈과 계산 ... 을 앞서 실험했던 가산기 감산기의 내용을 그대로 이해하면 된다.그리고 다음으로 코드와 기계장치를 연동하기 위해 사용되는 pin-mapping테이블이다.3. Sources

  리포트 | 16페이지 | 4,000원 | 등록일 2010.07.09

  다운로드 장바구니
• 

  vhdl과 fpga kit을 이용한 디지털 계산기 설계

  1. PurposeXilinx 소프트웨어를 이용하여 계산기의 소스코드를 작성한 후, FPGA Kit에 적용하여 실제로 계산기능을 수행하는지 여부를 확인한다.2. Problem ... Statement① Describe what is the problem.4비트 덧/뺄셈기를 설계하여 직접 임의 값을 입력하여 계산을 하여 값이 LCD에 표시하는지 확인한다. 덧셈 ... 를 이용해서 입력한다. 계산 시 overflow는 고려하지 않는다.② Describe how do you solve the problem.Xilinx Pace 메뉴를 사용하여 주어진

  리포트 | 10페이지 | 3,000원 | 등록일 2010.01.16

  다운로드 장바구니
• 

  VHDL로 작성한 계산기의 소스 파일 입니다.

  VHDL로 작성한 계산기 소스파일입니다. 4칙연산(더하기,빼기,곱하기,나누기)를 수행하여 4개의 7 segment에 출력하도록 합니다.어떤 분이 구매하시고 동작하지 않는다고 하시 ... ----------------------------------------------------------------이제 막 vhdl 시작했는데 어떻게 계산기 과제가 나와서 이렇게 ... 는...글쎄요 ㅡㅡ 입력을 겁내 빨리 눌렀다가 때면 될지도. 아!! 아니면 입력 받는 모듈 앞에 버튼의 입력을 받았으때 처음 누른 값만 한 사이클동안 계산기 모듈에 넘겨주는 작은 스테이트

  리포트 | 30페이지 | 15,000원 | 등록일 2008.03.30 | 수정일 2024.10.01

  다운로드 장바구니
• 

  [vhdl] VHDL 계산기2

  VHDL Calculating Machine1.키입력처리키입력처리1library ieee; use ieee.std_logic_1164.all; use ieee.std_logic

  리포트 | 5페이지 | 1,500원 | 등록일 2003.09.17

  다운로드 장바구니
• 

  [디지털공학] VHDL을 이용한 계산기 설계

  . Implementation1. CALCULATOR system#5. Conclusion1. Result2. Appendix#1. Concept1. Object첫째. 계산기를 설계 ... VHDL을 이용한 CALCULATOR 설계Contents#1. Concept1. Object2. VHDL3. FPGA4. Environment of Foundation ... 에는 VHDL Cording실력 향상과 함께 Hardware의 동작원리를 쉽게 이해할 수 있을것이다.2. VHDLa. VHDL(Very High Speed Integrated Circuit

  리포트 | 51페이지 | 6,000원 | 등록일 2004.07.14

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서

  가 많은 경 우 빠른 연산을 위해서는 모든 carry를 한꺼번에 계산하는 carry-lookahead adder로 가산기를 설계하 는 것이 바람직하다. 한편, 실험에서는 모든 입력 ... 게이트 및 VHDL로 구현한다.2) 1-bit full adder를 기본 게이트 및 VHDL로 구현한다.3) 3-bit ripple-carry adder를 기본 게이트 및 VHDL ... 설계두 3비트 2진수 A, B의 크기를 비교하는 회로를 [그림 1]과 같이 설계하였다. 이때, 음수는 취급 하지 않으며 각 출력의 논리식은i_{ 2}=a _{ 2}⊙ b _{ 2

  리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  BCD 가산기 설계 결과보고서

  “1101”“0010”0B2. n비트 가산기/감산기의 예에서 입출력 비트 수가 많아질수록 Schematic으로 설계 할 때와 Verilog 또는 VHDL로 설계할 때의 장단점을 설명 ... 하라.Schematic ; 비트 수를 고정해서 설계해야 한다. 감산기로 동작할 경우 빼는 수의 2의 보수를 취해서 더해야 한다.Verilog, VHDL ; 가산회로는 부호를 고려 ... 디지털시스템 설계 실습 7주차 결과보고서학과전자공학과학년3학번성명※BCD 가산기 설계1. 그림[3-46]의 블록도와 같이 두 BCD의 입력을 받아 7-세그먼트 FND에 BCD

  리포트 | 3페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2024.01.29

  다운로드 장바구니
• 

  [논리회로설계실험]VHDL을 활용한 Calculator 설계

  1.목적(Purpose)이번실습은, FPGA의 버튼들을 이용하여, 값을 입력하고, 덧셈과 뺄셈 연산을 하는 계산기를 만들어 보는 실습이다. 이전 실습에서 배웠던, LCD의 표시 ... 기능을 그대로 이용하고, 각 버튼마다 실행동작을 지정하여 계산기의 기능을 구현한다. LCD에 값을 표시할 때는, 각자리에 아스키 코드 값을 이용하여, 설정해준다. 각 자리별로 계산값 ... )스위치/딥스위치원래 계산기는 키패드를 이용하여 값을 입력하지만, lab 3000에 키패드가 없기 때문에, 스위치와 딥스위치를 이용하여, 값을 나타낸다. Lab3000의 딥스위치

  리포트 | 17페이지 | 2,000원 | 등록일 2021.06.26

  다운로드 장바구니
• 

  논리회로실험 비교기와 MUX, ALU 결과보고서

  논리회로설계 실험 결과보고서 #5실험 5. 비교기와 MUX, ALU1. 실험 목표VHDL의 Subprogram으로서 함수와 프로시저를 사용하여 예비보고서에서 배운 4비트 ALU ... 의 계산을 나타내도록 하였다.? 예비보고서에서 ALU를 작성할 때에는 process내에서 바로 계산을 실행하였는데, 이번 실험에서는 계산을 Y = A+B 의 계산은 function ... 을 사용하였다. 또 Y = A-B, Y = B-A의 계산을 procedure에서 수행하여 입력 값을 대입하고 process문 안에서 case을 사용하여 S의 값에 따라 그 값

  리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  디지털 논리회로의 응용 가산기/비교기/멀티플렉서/디멀티플렉서

  Exp#5. 디지털 논리회로의 응용 – 가산기/비교기/멀티플렉서/디멀티플렉서실험 목표반가산기와 전가산기의 원리를 이해한다.비교기의 원리를 이해하고 이를 응용한 회로를 구성할 수 ... 있다.멀티플렉서의 원리를 이해한다.실험 이론가산기가산기는 덧셈을 수행하는 디지털회로이다. 가산기는 여러 진법에 대해서 사용되지만 가장 일반적인 경우 2진수에서 사용된다.좌측의 그림 ... 은 반가산기와 반가산기의 진리표이다. 반 가산기는 한자리 수 이진수인 A, B를 더하는 역할을 한다. 반 가산기는 2가지 출력, Sum(S)과 Carry(C)를 가지고 있

  리포트 | 10페이지 | 1,000원 | 등록일 2022.03.03

  다운로드 장바구니
• 

  디지털시스템설계실습 전감산기 결과보고서

  의 논리식에서 기본 게이트를 이용해 전감산기의 블록도를 그려라.1. 전감산기를 Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.① 논리조합회로를 이용② if~then ... ~elsif~end if형식2. Verilog 또는 VHDL로 설계한 전감산기를 컴파일 및 시뮬레이션하고, 시뮬레이션 결과를 진리표와 비교한 후 다음에 나타내라.연습문제2. 전감산기 ... 한 계산을 하는데 이를 VHDL로 설계해 볼 수 있어서 흥미로웠고, 설계를 논리조합을 이용해 정의하고 설계하는 방법과 if-elsif를 이용해서 하는 등 다양한 방법을 통해서 설계

  리포트 | 4페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 NAND2,NOR2.X

  benchtest bench 란 VHDL을 이용하여 서술한 하드웨어의 정상동작을 확인하기 위한 검증환경이다. 실제환경에서, 그들은 충분하지 않다. 과거, 패턴 발생기 ... 한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍을 할 수 있다. 대부분의 FPGA는 프로그래밍 가능 논리 요소에 간단한 플립플롭이나 더 완벽 ... 도 있으며 시뮬레이션을 통해 제대로 동작하는지 검증할 수도 있다. 다양한 HDL이 존재하지만, verilog hdl 과 VHDL이 FPGA과 함께 널리 쓰인다. HDL은 단어와 기호

  리포트 | 4페이지 | 1,000원 | 등록일 2021.06.20

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 8. Multiplier Design 결과 보고서

  디지털논리회로실험(EEE2052-01)서강대학교 전자공학과2017년 2학기 결과레포트실험8. Multiplier Design1. 실험개요1) 4비트 곱셈기의 구조와 원리를 이해 ... adder의 동작을 확인해본 결과 덧셈이 잘 이뤄지는 것을 확인할 수 있었다. 이는 예상결과와 동일했으며 이를 이용하면 곱셈기를 만들 수 있을 것으로 생각되었다.2) 각자가 설계 ... (143)3> A = 1011(10), B = 0101(5)A X B = 00110010(50)실험 시 임의로 4가지 계산을 해 본 결과 곱셈이 정상적으로 이루어지는 것을 확인할 수

  리포트 | 4페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  [인하대 전자기초디지털논리설계]VHDL을 이용한 4bit Full Adder 설계

  전자기초디지털논리설계 10장 과제1. 실습 제목ModelSim을 이용한 VHDL 실습 과제2. 실습 목표: ModelSim을 이용하여 주어진 조건들을 만족하는 4bit full ... ) 1bit Full Adder의 원리: 1 bit full adder(1 비트 전가산기)는 입력 신호 A, B를 받아 이진수의 한 자릿수를 연산 후 이진수의 한 자릿수를 S ... 로 출력하고 입력 신호의 합이 1보다 큰 경우, Carry값인C _{out}을 상위 bit의C _{입력}에 더해주는 연산을 수행한다. 이 가산기에서 두 출력인 Sum, Cout을 식

  리포트 | 4페이지 | 1,500원 | 등록일 2022.03.14

  다운로드 장바구니
• 

  논리회로설계 실험 기본게이트 설계

  과 Xilinx tool을 사용하여 VHDL언어를 통해 기본적인 논리회로인 AND OR 게이트의 논리회로를 설계하고 진리표를 통하여 각 기본 게이트들의 동작적 모델링과 자료 흐름 모델링 ... , 더 복잡한 디코더나 계산 기능의 조합 기능 같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍 할 수 있다. 대부분의 FPGA는 프로그래밍가능 논리 요소 (논리블록)에 간단 ... 전력 알고리즘이 개발되어 캡슐형 무선 내시경, 휴대용 기기에 사용되고 있다. 또한 신속한 처리가 쉽다는 점을 이용하여 3상 다이오드정류기의 고조파 저감을 위한 컨트롤러에 사용

  리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  Full adder VHDL 실습보고서(전가산기)

  1.목적(Purpose)이번실습에서는 4 bit Full adder(4비트 전가산기)와 Subtractor(감산기)를 직접 VHDL코딩을 통해 구현하는 실습이다. 이론으로만 알 ... 고 있었던, 논리회로들을 직접 코딩을 통해 실제 값을 산출하여, 나오는 파동(wave)을 관찰하고, 값들이 잘 나오는지, 오류는 없는지를 확인한다. 추가적으로, 감산기를 구현 ... (Background)1)Full adder (전가산기)1비트의 2진수를 3개 더하는 논리회로이며, 2개의 값을 직접 입력 받고, 나머지 한 개는 Carry in/out의 값으로, 10진수에서 자리

  리포트 | 11페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27

  다운로드 장바구니
• 

  LS일렉트릭 HWP(PLC,HMI)직무 합격자소서

  을 발전시키기 위해 논리회로실험 설계 프로젝트에서 1위를 달성하겠다는 목표에 도전했습니다. 설계 프로젝트의 주요 목표는 FPGA Kit와 VHDL을 사용한 정수 계산기 설계였 ... 으로 연산용량의 한계를 극복하다]저는 목표로 하는 분야에서의 발전을 위해서라면 포기하지 않고 끈기있게 파고드는 '도전정신'을 미덕으로 여기며 살아왔습니다. 이의 일례로 디지털회로설계 역량 ... 습니다.다른 팀과의 차별성을 위해 승수 및 팩토리얼 계산 등의 추가 기능을 구상하였지만 이를 모두 구현하자 연산용량 한계에 부딪혀 프로그램이 구동되지 않는 문제점이 발생했습니다. 하지

  자기소개서 | 3페이지 | 3,000원 | 등록일 2023.09.23

  다운로드 장바구니
• 

  도쿄일렉트론코리아(TEL) 자소서

  의 가치를 알게 되었습니다.이러한 리더쉽은 남을 이해하려는 역지사지의 자세에서 비롯됩니다. VHDL과 FPGA를 이용하여 사칙연산 계산기를 제작한 적이 있습니다. 과정 속에서 다양 ... 에 방지하는 PM 활동을 통해 고객과의 신뢰를 쌓아가는 직무입니다. 따라서 반도체의 기본지식을 바탕으로 데이터 분석능력과 소통능력, 포기하지 않는 끈기 등이 요구됩니다. 평소 ... 인턴업무를 통해 분석능력을 키웠습니다. 양자 암호 관련 실험에서 나온 데이터들을 통신 거리와 신호 크기 등의 변수들을 통해 나타나는 오류들을 파악했습니다. 또한 양자기술의 해외

  자기소개서 | 2페이지 | 3,000원 | 등록일 2022.07.05

  다운로드 장바구니
• 

  2023상반기 DN솔루션즈 최종합격 자소서(+면접후기)

  를 설계했습니다. 하드웨어 설계 시 일어날 수 있는 timing 이슈에 대한 문제해결 역량을 길렀습니다.2) 디지털 회로실험 A0설계도에 따라 Verilog를 이용해 4비트 계산기 ... 하고 싶습니다.지원 직무와 관련하여 본인이 지금까지 준비한 사항과 보유하고 있는 경험을 기술하세요.1) 디지털 시스템 설계 A+VHDL을 이용해 디지털시계 entity와 내부 아키텍처 ... , C 수동소자 및 MOSFET, BJT를 이용해 필터회로와 증폭기를 설계하고 테스트했습니다. 각 소자의 동작원리와 전압 분배에 대한 이해를 높였습니다.입사 후 오차 발생 원인

  자기소개서 | 4페이지 | 5,000원 | 등록일 2023.07.12 | 수정일 2023.08.26

  다운로드 장바구니