"mux" 검색결과 1-20 / 949건

• 

  한양대 MUX & DEMUX

  . Chapter 2. 관련 이론먼저, 다중화기 : Multiplexer (MUX)란 다수의 정보 장치를 소수의 채널이나 선을 통해 전송하는 회로이다. Select 신호에 따라 ... Input 값 중 하나를 고르는 회로로, MUX의 크기는 입력선과 출력선의 개수에 따라 결정되며, 2^N개의 입력 중 하나를 선택해 그 값을 그대로 출력하는 회로이다. 여러 통신

  리포트 | 4페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  디지털 회로 실험-MUX와 DMUX

  디지털 회로실험실험8. MUX와 DMUX1. 목적-MUX와 DMUX의 동작원리를 이해한다.-MUX와 DMUX의 특성을 확인한다.2. 관계 이론 요약MUX : 데이터 선택회로라고 ... 한다. 선택선(selector)에 의해 출력이 선택되며 데이터 분배기의 역할을 한다.3. 실험순서실험순서1. 4x1 MUX회로의 선택입력(S, A, B)에 해당 신호(1 또는 0)을 넣 ... 었을 때 출력(F)에는 어떤 입력(I0~I3)이 전송되겠는지 예상해서 표를 작성하시오.실험순서2. 앞에서 구성한, 4x1 MUX회로의 입력(I0~I3, S)을 회로도와 같이 연결

  리포트 | 11페이지 | 2,000원 | 등록일 2022.09.10

  다운로드 장바구니
• 

  논리회로실험 비교기와 MUX, ALU

  논리회로설계 실험 예비보고서 #5실험 5. 비교기와 MUX, ALU1. 실험 목표출력이 입력에 의해서만 정해지는 조합논리회로인 비교기, MUX, DEMUX, ALU의 개념과 특성 ... 에서는 복수의 신호를 평가하고, 어떤 특정한 규칙으로 일치하는지 표시하는 회로라고 여긴다. 이 경우 일치는 h(high) 상태이고, 불일치는 l(low) 상태로 표시한다.(2) MUX ... /entry.nhn?docId=818348&cid=42344&categoryId=423442) MUX & DEMUXhttp://blog.naver.com/PostView.nhn

  리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  디코더, mux, Comparator, 4비트 감가산기

  논리회로 및 실습예비 레포트1. 제 목 : Decoder, Mux, Comparator, 4bit-adder-subtractor2. 내 용 :1) Decoder코드 형식의 2진 ... 2n 디코더는 n개의 입력이 들어가서 2n 개의 출력이 나온다.(출처 http://m.blog.daum.net/happyanga/7528897)2)Mux(출처 - http

  리포트 | 4페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

  다운로드 장바구니
• 

  논리회로설계실험 4주차 MUX 설계

  1) Objective of the Experiment(실험 목적)이번 실험의 목적은 4:1 MUX와 1:4 DEMUX를 강의 시간에 배운 2:1 MUX와 1:2 DEMUX ... 소프트웨어를 이용하여 구현한 MUX와 DEMUX를 Modelsim의 Simulation 기능을 이용하여 출력 wave를 분석하고 이론과 출력이 일치하는지 확인하여 검증할 수 있 ... 다.2) Theoretical Approach(이론)2.1) 4:1 MUX4:1 MUX는 a,b,c,d 4개의 input과 2개의 input selections s1, s0 그리고

  리포트 | 8페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  디코더, mux, comprator, 4비트 감가산기

  논리회로 및 실습결과 레포트1. 제 목 : Decoder, Mux, Comparator, 4bit-adder-subtractor2. 내 용 :Decoder위 식에서는 2개의 입력 ... 를 이용해서 7segment Display방식을 이용해서 숫자를 출력 할 수도 있습니다.여기에서 간격은 1ns로 하였고, 각각의 입력값의 변화에 따라 측정을 하였습니다.Mux우선 ... mux는 오른쪽 그림에서 보는바와 같이 여러개의 신호중에서 원하는 입력 신호를 출력하는 일을 합니다. 위 식에서는 입력값은 총 6개 인데 s1,s0는 입력값을 제어하는 값으로 사용

  리포트 | 7페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

  다운로드 장바구니
• 

  Mux&Decoder2차레포트 디지털회로설계

  의 이론 설명제 2장 각각의 schematic디자인, VHDL디자인(1) 1비트 2x1 Mux Schematic , VHDL(2) 2비트 2x1 Mux Schematic ... 과 VHDL 설계하고 DE2 보드로 작동하기제 3장 요약 및 결론레포터의 목적(1) 1비트 2x1 Mux Schematic , VHDL(2) 2비트 2x1 Mux Schematic ... 할 것인지 차단할 것인지 제어가 가능하다.MUX(Multiplexer)멀티플렉서는 MUX, MPX라고 줄여 부르기도 하며여러 개의 입력 중 하나를 선택해 출력으로 내보내는 논리

  리포트 | 15페이지 | 2,000원 | 등록일 2022.01.05

  다운로드 장바구니
• 

  VHDL_2_MUX,DEMUX,비교기,ALU,Hamming code

  실습제목: 8X1 MUX1. 주제 배경 이론멀티플렉서는 여러 개의 입력을 받고 Selcet 선에 신호를 인가하여 어느 신호를 보낼 것인지 선택할 수 있다. 8X1 MUX의 진리표 ... 개의 선택 선을 설정했다. 출력은 MUX이므로 1개이다.Body 부분에서는 해당 함수의 동작을 정의했다. case문을 이용하여 Sel로 입력되는 비트 값에 따라 입력 선을 선택 ... 지만, 간단하게 2진수인 Sel의 크기순으로 Input을 배정했다.MUX_8X1use.work.my_package.all로 전에 작성했던 package를 불러온다. 해당함수의 매개

  리포트 | 35페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.04.04

  다운로드 장바구니
• 

  논리회로실험 비교기와 MUX, ALU 결과보고서

  논리회로설계 실험 결과보고서 #5실험 5. 비교기와 MUX, ALU1. 실험 목표VHDL의 Subprogram으로서 함수와 프로시저를 사용하여 예비보고서에서 배운 4비트 ALU

  리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  [논리회로설계실험] Mux, Demux (dataflow/gatelevel modeling) (성균관대)

  • 실험 목표Mux와 Demux의 개념을 이해하고 이를 바탕으로 1:4 Mux와 4:1 Demux를 각각 Dataflow, Gatelevel 형식으로 구현한다.• MUX ... , DEMUX 이론i. MUX, DEMUX • MUXMux란 멀티플렉서라고도 하며 다수의 정보 장치를 소수의 채널이나 선을 통하여 전송하는 것을 의미한다. Mux는 여러 입력선 중에서 하나

  리포트 | 8페이지 | 1,500원 | 등록일 2024.08.29 | 수정일 2024.09.27

  다운로드 장바구니
• 

  논리회로설계실험_비교기,MUX,ALU 결과레포트

  논리회로설계 실험 결과보고서 #3실험 3. 비교기_MUX_ALU1. 실험 목표비교기, MUX, ALU를 설계해 본 후, 8가지 기능을 가진 ALU를 설계해본다. 시뮬레이션을 통해 ... 됐음을 알 수 있다.3. 고찰(1)이번에는 실습할 문제들이 상당히 많았다. 비교기 mux demux alu를 직접 설계해보는 시간이었는데 저 중 익숙한 것은 비교기와 mux밖에 없

  리포트 | 17페이지 | 2,500원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  VHDL 실습(XNOR, MUX, FullAdder, 4-bit FullAdder) 결과

  디지털공학실험 ? VHDL 실습(XNOR, MUX, FullAdder, 4 Bit FullAdder) 결과 보고서※ 모든 사진은 위에서부터 모듈, 테스트벤치, 시뮬레이션, 진리표 ... 가 서로 다를 경우 출력 C는 '0'이 된다. 즉 XOR에서 NOT을 취해 준 것이다.? MUX입력출력S0S1Z00I001I110I211I3☞ 입력 S0와 S1의 값에 따라 출력

  리포트 | 9페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  5장 인코더(Encoder) 디코더(Decoder) 멀티플렉서(Mux) 디멀티플렉서(Demux) 결과

  디지털공학실험 ? 5장, 인코더, 디코더, 멀티플렉서, 디멀티플렉서 결과보고서◈ 실험 결과 및 검토가. 디코더의 출력을 확인하여 다음의 진리표를 완성하고 설명하라.☞ 브레드보드에 회로를 구성하고 입력에 따른 출력값을 보여주는 사진들.입력출력ABCY7Y6Y5Y4Y3Y2Y..

  리포트 | 4페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  5장 인코더(Encoder) 디코더(Decoder) 멀티플렉서(Mux) 디멀티플렉서(Demux) 예비

  디지털공학 실험 ? 5장, 인코더, 디코더, 멀티플렉서, 디멀티플렉서 예비보고서1. 목적가. 인코더와 디코더의 기능 및 그 구성 방법을 익힌다.나. 멀티플렉서와 디멀티플렉서의 구조와 동작 원리를 이해하고 이들 회로에 대한 응용 예를 배운다.2. 이론가. 디코더‘복호기’..

  리포트 | 8페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  VHDL_5_Digital Watch, 1초 생성기, 60진24진 카운터, MUX, FND decoder

  : digit_one이 9에서 0으로 바뀔 때마다 1씩 증가. 최대 2까지 증가.실습제목: MUX 2x11. 주제 배경 이론MUX는 신호 선택기다. 여러개의 입력 중 하나를 선택하여 출력 ... lock 신호와 카운트 값을 조정하는 신호를 MUX에 받는다. 그리고 별도의 키 혹은 스위치를 이용해서 어떤 신호를 출력할지 선택한다. DE2 보드의 푸시 스위치는 누르지 않 ... .실습제목: Digital Watch1. 주제 배경 이론1초 생성기, 60진 카운터 2개, 24진 카운터, 2x1 MUX, FND를 이용하여 digital watch를 구조

  리포트 | 22페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.04.04

  다운로드 장바구니
• 

  [A+, 에리카] 2021-1학기 논리설계및실험 MUX, DEMUX 실험결과보고서

  Chapter 1. 실험 목적MUX, DEMUX를 이해하고 이를 회로로 설계할 수 있다.Chapter 2. 관련 이론ü 멀티플렉서와 디멀티플렉서는 서로 반대 동작을 수행하는 회로 ... 쌍으로, 입력단과 출력단을 제어신호에 따라 연결하는 일종의 스위치 박스이다.ü Multiplexer(MUX)- 여러 개의 입력선 중에서 하나를 선택하여 단일 출력으로 내보내

  리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28

  다운로드 장바구니
• 

  시립대 전자전기컴퓨터 마이크로프로세서 Verilog를 통한 41 mux, ripple carry adder 구현

  마이크로프로세서 과제Verilog를 통한 4:1 mux, ripple carry adder 구현Major전자전기컴퓨터공학부Subject마이크로프로세서ProfessorStudent ... mux구현코드wave 결과- 4:1 mux의 truth table은 sel1, sel2에 00 넣어줬을 때 out이 a값, sel1,sel2에 01을 넣어줬을 때 out이 b값, s ... , b1, b2, b3, Cin에 모두 1을 넣어줬을 때 Cout 이 1이 나옴을 확인하였다.3 고찰이번 과제는 Modelsim 프로그램을 이용하여 4:1 mux, ripple car

  리포트 | 5페이지 | 1,000원 | 등록일 2021.04.12 | 수정일 2021.04.16

  다운로드 장바구니
• 

  [A+보장]한양대에리카A+맞은 레포트,논리회로설게및실험,MUX & DEMUX

  Chapter 1. 실험 목적MUX와 DEMUX의 원리를 확인 할 수 있다. Chapter 2. 관련 이론1. Multiplexer(MUX)먹스는 여러 개의 회로에서 입력된 신호

  리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21

  다운로드 장바구니
• 

  [VHDL] Combinational logic design with 8to1 MUX & 4to16 Decoder, 코드 및 시뮬레이션 분석

  세 번째 실습은 함수 F(A,B,C,D) = ∑m(0,2,3,8,10,11,12,14,15)를 이해하고 이를 VHDL로 알고리즘을 짜 8 to 1 MUX를 이용한 회로와 4 to ... 16 Decoder를 이용한 회로로 나타내는 것이다. 이 때 각 회로에는 En이 인풋으로 포함된다. MUX와 Decoder의 구조를 이해하여 내부 시그널을 인풋, 아웃풋 값

  리포트 | 28페이지 | 4,000원 | 등록일 2020.10.08 | 수정일 2021.10.18

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 5주차 예비+결과(코드포함) Combinational_Logic_Design_II Decoder, Encoder and MUX

  가. 실험목표-HDL 문법을 활용하여 Verilog 설계 및 시뮬레이션을 할 수 있다.-Decoder, Encoder, MUX의 구성과 작동 방식을 이해 및 설계한다.나.실험결과 ... 1.2-bits 2:1 MUXFig.1.은 2-bits 2:1 MUX의 시뮬레이션 결과이다. 인풋 I0, I1이 2비트이고, S는 0또는 1이며 S의 값에 따라 Z가 결정 ... 된다. 결과의 정확성 검증은 결론에서 다룰 예정이다.2.4:1 MUX 예비보고서에서는 2-bits 4:1 MUX를 설계했으나, 1-bit 4:1 MUX로 시뮬레이션을 다시 수행하였다.코드

  리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

  다운로드 장바구니