"Quartus" 검색결과 1-20 / 362건

• 

  quartus를 이용한 간단한 시계

  "quartus를 이용한 간단한 시계"에 대한 내용입니다.

  리포트 | 2페이지 | 1,000원 | 등록일 2019.11.30

  다운로드 장바구니
• 

  컴퓨터구조 CPU설계_Quartus 설계_2024

  quartus로 설계한 cpu의 전체적인 모습. 설계한 회로들을 공통버스를 이용해 묶어 주었다.위부터 메모리, AR, PC, DR, ALU와 E, AC, INPR, IR

  리포트 | 17페이지 | 3,000원 | 등록일 2024.06.01

  다운로드 장바구니
• 

  컴퓨터 구조 계산기_quartus 설계_2024

  과목명컴퓨터 구조과제 제목계산기 설계학번 이름작성 시간제출 날짜간단한 구조의 계산기를 설계할 것이다. 여태까지 Schematic editor 설계 기법에 따라 register transfer level을 기초로 하는 설계를 진행했었다. 이 방법은 간단한 회로만 설계가 ..

  리포트 | 17페이지 | 2,000원 | 등록일 2024.06.07

  다운로드 장바구니
• 

  quartus 를 사용하여 and-or gate와 NAND gate 구현

  두번째 실습은 우선 F( x,y,z ) = ∑m( 로 표현된 함수를 이해하고 , 이 함수를 각각 2level and or gate 와 2level nand gate 를 사용해 회로로 나타낸 후 , 두 경우에서의 output wave 가 어떠한 지 비교하는 것이다 . 동..

  리포트 | 15페이지 | 2,000원 | 등록일 2020.10.08

  다운로드 장바구니
• 

  Quartus

  이 가능한 논리 소자(CPLD)와 현장 프로그램이 가능한 게이트 머레이(FPGA)를 프로그램하기 위한 ALTERA사의 자산 하드웨어 기술언어이다. ALTERA사의 quartus

  리포트 | 1페이지 | 1,000원 | 등록일 2010.06.18

  다운로드 장바구니
• 

  altera quartus를 컴파일부터 클럭파형까지 실습정리.

  알테라사용법 전자공학-장**입력 : input출력 : output저장시 여기 누르면 이름바뀌면서 저장됨을 확인할수 있다.주기설정하기1ns가 앵간함.규격에맞게 설정하기주기가 깔끔하기 1ns씩 나옴.파동설정하기시뮬레이션하기주기설정해서 파동만들기한번누르기counting va..

  리포트 | 18페이지 | 2,500원 | 등록일 2019.03.16

  다운로드 장바구니
• 

  Quartus digital clock project 쿼터스 디지털 시계 프로젝트 A+

  디지털 회로 설계 실험 수업에서 A+ 받은 자료입니다.쿼터스로 디지털 시계 설계했고 모델심으로 확인도 가능합니다.한학기동안 진행했던 프로젝트로 DE2 보드에서 정확히 돌아갑니다.편한 한학기 보내시길 바랍니다.

  리포트 | 10,000원 | 등록일 2017.06.12 | 수정일 2021.04.22

  다운로드 장바구니
• 

  [VHDL,AVR]전자 오르간 피아노 quartus2 설계 프로젝트

  프로젝트QUARTUS 2와 FPGA kit를 이용하여 자유연주와 저장이 가능한 전자 오르간을 구현.1. 자유 연주 기능2. 녹음 기능개선 사항1.Clk_div Block에서의 주파수 (Sampling) 증가2.Ram의 array 증가3.추가적인 switch 사용

  리포트 | 13페이지 | 3,000원 | 등록일 2014.12.15 | 수정일 2021.07.08

  다운로드 장바구니
• 

  Traffic light controller by quartus

  소스라 내용 첨부 않겠습니다.

  리포트 | 1,000원 | 등록일 2010.12.18 | 수정일 2014.10.20

  다운로드 장바구니
• 

  VHDL STOPWATCH 설계보고서, QUARTUS STOPWATCH 설계보고서

  VHDL 이용한 STOPWATCH 설계 과제1.설계 목적-VHDL사용법과 VHDL의 코드구조인 계층구조를 익히고 설계해본다.2.설계과정≪ VHDL 소스코드를 계층 구조로 표현하기 위한 블록도 구상도 ≫VHDL 코드는 1개의 TOP모델과 3개의 SUB모델 1개의 테스트벤..

  리포트 | 16페이지 | 5,000원 | 등록일 2014.02.28

  다운로드 장바구니
• 

  [디시설] stop watch 코딩 전북대 vhdl quartus

  // Clk_divmodule clk_div (clk, out); // Colck 분주 모듈input clk; // 입출력 변수 정의output out;reg [14:0] tempout;always @(posedge clk) // Posetive Edge 발생시 tem..

  리포트 | 6페이지 | 1,000원 | 등록일 2013.12.17 | 수정일 2016.07.16

  다운로드 장바구니
• 

  Quartus II와 Modelsim 사용법 및 FPGA를 이용한 검증 결과

  결 과 보 고 서3주차실험 2 : Quartus II 와 ModelSim 사용법 및FPGA를 이용한 검증1. 실험 결과본 실험은 아래 두 과정을 통해 Quartus II ... 와 ModelSim 사용법을 익히는 데 목적이 있다.또 DE2-115 FPGA로 결과 값을 확인하고 검증한다.- Quartus II 프로그램을 이용하여 NOT Gate 1개에 input ... 을 입력하고 simulation 한 다음 DE2-115 FPGA에서 출력 값을 확인하는 과정 = 1- Quartus II 프로그램을 이용하여 Schematic Verilog HDL

  리포트 | 6페이지 | 2,000원 | 등록일 2014.01.06

  다운로드 장바구니
• 

  Traffic light controller with left by quartus

  소스라 내용 첨부 않겠습니다.

  리포트 | 1,000원 | 등록일 2010.12.18 | 수정일 2014.10.20

  다운로드 장바구니
• 

  Quartus 실습 - 7segment, Mux, Adder, Decoder

  Report< Quarus 실습설계 >1. 6-bit Full_Adder (ripple carry adder)2. 6-bit Shift Register3. 7-Segment Decoder4. 2 x 1 Multiplexer5. 4-bit 카운터과 목 : 디지털시스템설계..

  리포트 | 9페이지 | 1,500원 | 등록일 2012.03.28

  다운로드 장바구니
• 

  quartus2를 이용한 암호화 시스템!

  ..FILE:Final Report.docxFinal Report1. 요약- RSA 키 알고리즘을 응용하여, 논리회로 수준에서 정보의 암호화와 복호화가 가능하도록 만든다.2. 서론- 최근 RSA Key Algorithm을 이용하여 개인 정보를 인증하거나, 데이터를 암호..

  리포트 | 2,000원 | 등록일 2008.11.29

  다운로드 장바구니
• 

  JK플립플롭 설계_Quartus simulation

  :S-R_FF.pdfDate: May 07, 2009d:/My document/내 작업실/강의자료 및 과제/QUARTUS_II/논리회로/FlipFlops/SR_FF/SR_FF.bdf*Project: J-K_FFPage 1 of 1 Revision: J-K_FF

  리포트 | 1페이지 | 1,000원 | 등록일 2010.05.12

  다운로드 장바구니
• 

  Altera Quartus(Verilog)를 이용한 디지털시계 구현

  Altera Quartus 프로그램을 이용하여 Verilog로 프로그래밍한 디지털 시계한백전자 Soc-Entry-kit || 에 다운로드하여 작동가능(7-segment 구분점 출력, 초당 LED점등, 설정한 시간마다 소리출력)Verilog 소스와 발표PPT자료 포함

  리포트 | 12페이지 | 4,000원 | 등록일 2010.10.03

  다운로드 장바구니
• 

  [디시설] 4bit Shift Reg & Counter 전북대 vhdl quartus

  ※ 8-bit 과제를 수행함에 있어 어려움이 있어서 4-bit로 과제를 수행하였습니다. 추후 더 공부한 뒤 8-bit로 과제를 다시 해보도록 하겠습니다. 1. 4-bit Universal Shift Register - Structurals0과 s1에 의하여 입력 값이 ..

  리포트 | 3페이지 | 1,000원 | 등록일 2013.12.17 | 수정일 2016.07.16

  다운로드 장바구니
• 

  [디시설] 14bit Shift Reg & Counter 전북대 vhdl quartus

  1. 클럭 발생 모듈module clk_gen(clk_25M, clk_1k);input clk_25M;output clk_1k;integer cnt_1k;reg clk_1k;always @ (posedge clk_25M)beginif(cnt_1k >= 624999)be..

  리포트 | 4페이지 | 1,000원 | 등록일 2013.12.17 | 수정일 2016.07.16

  다운로드 장바구니
• 

  Quartus2를 이용한 오감만족 보일러~!

  : Running Quartus II SimulatorInfo: Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web EditionInfo ... : Processing started: Tue Nov 28 22:31:25 2006Info: Command: quartus_sim --read_settings_files=on -

  리포트 | 15페이지 | 2,000원 | 등록일 2008.11.29

  다운로드 장바구니