"FPGA"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA FPGA 게임 verilog 시계 vhdl 디지털논리 fpga

바로가기

FPGA 독후감 - FPGA 관련 독후감 1건 제공

EasyAI “FPGA” 관련 자료

+fpga bcdconverter등록일 2021.05.05 | 총 7,801자 | 20페이지 | 2,000원
+FPGA구조와 ASIC 설계 방법 실..등록일 2021.11.08 | 총 4,054자 | 4페이지 | 2,500원

외 388건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

"FPGA" 검색결과 1-20 / 1,093건

판매자 표지는 다운로드시 포함되지 않습니다.

FPGA를 이용한 블루투스 암호화 모듈의 구현 (Implementation of a Bluetooth Encryption Module using FPGA)

표준안 버전 1.1에 근거하여 구현 하였으며 시뮬레이션 및 테스트는 자이링스 FPGA를 이용하여 검증 하였다. This paper describes the design and ... implemented in Xilinx FPGA. The simulation results show the compatibility with Bluetooth standard ver.1.1. 한국정보기술학회 한국정보기술학회논문지 이상훈

논문 | 7페이지 | 무료 | 등록일 2025.03.03 | 수정일 2025.03.06

다운로드 장바구니
fpga bcdconverter

Lab3.Homework1. encoderVerilog Code / 주석RTL MapSynthesis ReportLUT : 6USEDIOB : 11USEDTest Bench CodeSimulation Result다음과 같은 결과가 나왔다.Discussion. - Ver..

리포트 | 20페이지 | 2,000원 | 등록일 2021.05.05

다운로드 장바구니
3차원 구조를 이용한 저전력 FPGA 구조 (A Low Power FPGA Architecture using Three-dimensional Structure)

의 프로그램의 속도가 증가했을 때 FPGA가 연산하는 동안의 전력 소모와 연결선의 지연이 FPGA를 프로그램 하는데 중요한 문제점이 된다. 특히 기존 구조에서 사용되는 내부연결선 ... 이 전체 FPGA의 전력 중 65%를 소모한다. 이로 인하여 내부연결선이 전력 소모에 큰 영향을 주기 때문에 배선 시 연결선의 길이와 블록 간의 연결선을 줄임으로써 전력 소모를 줄일 수 ... 있다. 배선 시 내부연결선을 줄이기 위한 방안으로 3차원 FPGA가 제안되었다. 하지만 구조의 복잡해짐으로써 오히려 스위치에서 물리적인 연결선들은 더욱 증가하고 스위치의 면적

논문 | 9페이지 | 무료 | 등록일 2025.03.01 | 수정일 2025.03.06

다운로드 장바구니
파이프라이닝을 이용한 AES 암호화 알고리즘의 FPGA 구현 (FPGA Implementation of the AES Cipher Algorithm by using Pipelining)

공유 등을 사용하였다. 이 연구에서 VHDL 설계 및 시뮬레이션은 Altera 사의 MaxPlus2 9.64를 이용하였으며, FPGA는 Altera 사의 FLEX10KE 계열

논문 | 10페이지 | 무료 | 등록일 2025.02.27 | 수정일 2025.03.06

다운로드 장바구니
ARM 및 FPGA를 이용한 고속 레이저 삼각측량 시스템 (Fast Laser Triangular Measurement System using ARM and FPGA)

processing applications such as an image processing system, ARM needs additional equipments such as FPGA ... using ARM processor and FPGA. FPGA takes time consuming image preprocessing and numerical algorithms ... processing system, ARM needs additional equipments such as FPGA that is suitable to parallel processing

논문 | 5페이지 | 무료 | 등록일 2025.03.10 | 수정일 2025.03.28

다운로드 장바구니
FPGA에서 SCA컴포넌트 개발을 지원하는 하드웨어 ORB (Hardware ORB for supporting the SCA-based Component in FPGA)

이유로 소프트웨어 컴포넌트에서 로직 수준으로 재구현 요구가 확대됨에 따라, 코바 미들웨어는 FPGA를 포함한 하드웨어 보드에 대한 독립성을 추가로 보장하여야 한다. 이에 따라, 하드 ... 웨어 보드에 의존적인 특성들을 추상화하고, 컴포넌트에 대한 IDL기반 연동 인터페이스를 제공할 수 있는 하드웨어 미들웨어의 필요성이 대두되었다.본 논문에서는 FPGA용 ORB인 ... 개선을 보였다. 이를 통해, SCA기반의 시스템 구축에 있어서, 그 개발 영역을 소프트웨어 뿐만 아니라 FPGA 로직까지 자연스럽게 확장할 수 있게 되었다. SCA is

논문 | 12페이지 | 무료 | 등록일 2025.03.03 | 수정일 2025.03.06

다운로드 장바구니
객체인식을 위한 FAST와 BRIEF 알고리즘 기반 FPGA 설계 (FPGA based Implementation of FAST and BRIEF algorithm for Object Recognition)

본 논문은 기존의 FAST와 BRIEF 알고리즘을 Zynq-7000 Soc Platform에서 하드웨어로 구현했다. 대표적으로 SIFT 나 SURF 알고리즘을 사용하여 특징점 기반 하드웨어 가속기로 구현 하지만, 하드웨어 비용과 내부 메모리가 많이 필요하다. 제안하는 ..

논문 | 6페이지 | 무료 | 등록일 2025.03.15 | 수정일 2025.03.28

다운로드 장바구니
eHSPA 규격을 만족하는FPGA 모뎀 플랫폼 설계 및 검증기법 (FPGA Modem Platform Design for eHSPA and Its Regularized Verification Methodology)

Evolution) UE(User Equipment) FDD(Frequency Division Duplex) 규격을 만족하는 단말 모뎀의 FPGA(Field Programmable ... Gate Array) 플랫폼 설계 및 이를 기반으로 한 효율적인 검증 방법에 대해 제안한다. 구현된 FPGA 모뎀 플랫폼은 물리 계층 지원을 위한 모뎀 보드, MCU(Micro ... this paper, the FPGA modem platform complying with 3GPP Release 7 eHSPA specifications and its

논문 | 7페이지 | 무료 | 등록일 2025.03.02 | 수정일 2025.03.06

다운로드 장바구니
VHDL를 이용한 FPGA설계

작년 말 비트코인 광풍으로 한국은 몸살을 앓았다.학생 직장인 너나 할거 없이 대부분 뛰어들었으며 빨리 시작한 사람들은 돈을 땄겠지만 그렇지 못하고 돈을 잃은 사람도 훨신 많기에 이러한 도박성을 가진 가상화폐의 경각심을 알리기위해 제작하게 되었다.

리포트 | 16페이지 | 2,000원 | 등록일 2021.09.26

다운로드 장바구니
판매자 표지

인하대 FPGA 실습

#0ns초기 값으로 CLK=1, RESET=0, IN=0 으로 시작한다. CLK=1로 시작했기 때문에 posedge로 인식된 것 같다. RESET=0의 영향으로 모든 D-F/F들의 출력이 리셋 되어 0이 된 것을 확인 할 수 있다. (0000(2) 출력 앞에서부터 Q1..

리포트 | 2페이지 | 20,000원 | 등록일 2022.09.09

다운로드 장바구니
시분할 FPGA 합성에서 LUT 개수에 대한 하한 추정 기법 (A Lower Bound Estimation on the number of LUT's in Time-Multiplexed FPGA Synthesis)

주어진 논리 회로를 시분할 FPGA 칩으로 효과적으로 합성하기 위해서는 전체 회로를 여러 개의 부분회로로 나눈 후, 각 부분 회로가 동일한 하드웨어 회로를 시간차를 두고 공유 ... . 그런데, 시분할 FPGA 합성에서 사용하는 세부적인 재구성 기법(일반적으로 스케쥴링이나 다중 회로 분할 기법을 사용)에 따라 동일 시간대에 필요한 LUT의 개수, 즉 FPGA ... 한 하한 추정의 정확성을 반증하는 것으로 해석될 수 있다. For a time-multiplexed FPGA, a circuit is partitioned into several

논문 | 9페이지 | 무료 | 등록일 2025.02.27 | 수정일 2025.03.06

다운로드 장바구니
FPGA기반 다자간 실시간 디지털 오디오 합성기 구현 (Implementation of the FPGA Based Multi-Party Real-Time Digital Audio Mixer)

위해 본논문에서는 VoIP 다자간 오디오 신호처리를 위한 디지털 오디오 합성기를 FPGA 하드웨어로 설계하고, 오디오 신호 합성 및 패킷 구성을 고속 병렬 처리 방식으로 코딩 ... this paper, a digital audio mixer is designed with FPGA hardware for VoIP multi-party audio signal

논문 | 7페이지 | 무료 | 등록일 2025.03.11 | 수정일 2025.03.28

다운로드 장바구니
FPGA를 이용한 무인기 항법용 방위각 발생기 및 획득기 구현 (Implementation of Azimuth Generator and Acquisition Device for UAV Navigation Using FPGA)

하나이다. 본 연구에서는 FPGA를 사용하여 시스템의 핵심기술 분야인 방위각 신호발생, 방위각 도출에 필요한 Sine/Cosine 신호 발생, AM/FM 신호의 위상검출 비교기 ... the Doppler effect, were performed using FPGA. The results of azimuth derivation for 1000 samplings

논문 | 6페이지 | 무료 | 등록일 2025.03.10 | 수정일 2025.03.28

다운로드 장바구니
국지성 호우 관측을 위한 FPGA 기반의 전파강수계 신호처리 설계 (Design of FPGA-based Signal Processing of EWRG for Localized Heavy Rainfall Observation)

강수계의 FPGA 기반 신호처리 설계 방법을 제안한다. 전파강수계의 신호처리는 크게 LFM 파형의 ADC 및 DDC와 펄스압축, 상관 계수 및 강수 파라미터 산정으로 설계하였다. 본 ... 연구를 통해 LFM 파형과 펄스압축 신호를 이론적으로 분석하였으며, 전파강수계 신호처리 설계를 위해서 FPGA 기반의 신호처리 설계 및 검증을 수행하였다. Recently ... at the real time, by overcoming spatial representativeness. In this paper, we propose an FPGA-based

논문 | 9페이지 | 무료 | 등록일 2025.03.19 | 수정일 2025.03.28

다운로드 장바구니
시분할 FPGA 합성에서 마이크로 레지스터 개수에 대한 하한 추정 기법 (A Lower Bound Estimation on the Number of Micro-Registers in Time-Multiplexed FPGA Synthesis)

시분할 FPGA는 회로가 동작하는 중 회로의 기능을 재구성할 수 있는 동적 재구성 기능을 갖춘 FPGA 칩이다. 따라서 이러한 칩을 위한 회로 합성 기법에서는 주어진 논리 회로 ... 하는데 필요한 마이크로 레지스터(micro register)의 개수를 최소화하는 데 중점을 두고 있다.본 논문에서는 시분할 FPGA 합성용 도구 중의 하나로서 회로 구현에 필요 ... 성이 높음을 의미하는 것으로 해석될 수 있다. For a time-multiplexed FPGA, a circuit is partitioned into several s

논문 | 11페이지 | 무료 | 등록일 2025.02.27 | 수정일 2025.03.06

다운로드 장바구니
FPGA [ ROM & RAM ]

파형에 대한 토의"0000000001" => seg_decode := "1000000";"0000000010" => seg_decode := "1111001";"0000000100" => seg_decode := "0100100";코드에서 "0000000001"의 의미..

리포트 | 10페이지 | 1,500원 | 등록일 2020.10.22 | 수정일 2021.04.15

다운로드 장바구니
FPGA Implementation of Stereoscopic Image Processing Architecture Base on the Gray-Scale Projection Algorithm

description language (Verilog) and synthesizing the design into a FPGA. The synthesis and experimental

논문 | 7페이지 | 무료 | 등록일 2025.02.12 | 수정일 2025.02.15

다운로드 장바구니
FPGA기반 뉴럴네트워크 가속기에서 2차 타일링 기반 행렬 곱셈 최적화 (Optimizing 2-stage Tiling-based Matrix Multiplication in FPGA-based Neural Network Accelerator)

The acceleration of neural networks has become an important topic in the field of computer vision. An accelerator is absolutely necessary for accelera..

논문 | 8페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28

다운로드 장바구니
판매자 표지

인하대 FPGA 중간고사 코딩

양수*양수를 테스트 해 본 결과이다. 피승수는 51, 승수는 102를 넣었다. #30ns(S0)를 보면 st신호가 들어온다. 따라서 A_ACC에 0, B_reg에 {승수, 0}, C_reg 피승수가 로드 되고, 카운터가 000으로 초기화되고, 스테이트가 다음 스테이트인..

시험자료 | 9페이지 | 20,000원 | 등록일 2022.09.09

다운로드 장바구니
테크플렉스 FPGA RTL 엔지니어 최종 합격 자기소개서(자소서)

1. 직무 관련 경험 기술RTL 설계 엔지니어는 회로에 대한 이해를 바탕으로 목표 애플리케이션에 최적화된 설계 역량이 필요합니다. 저는 이를 위해 다음과 같은 경험을 쌓아왔습니다.첫째, 직무 수행에 필요한 전공 지식을 갖췄습니다. 전자회로1,2, 집적회로, 디지털논리회..

자기소개서 | 5페이지 | 3,000원 | 등록일 2023.02.17

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기