"BCD가산기" 검색결과 1-20 / 66건

• 

  BCD가산기 verilog 설계

  제목BCD 가산기 설계실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하 ... 므로, 디지털 연산에 의한 결과는 10진수로 변환되어야 한다. 이 실습에서는 BCD로 입력되는 두 수를 더한 2진 결과를 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습 ... 한다.실습 내용실습결과Verilog설계- BCD 가산기의 Verilog 코드 기술BCD_ADDERtb_BCD_ADDERmodule BCD_ADDER(A,B,C,RESULT

  리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  논리회로설계실험 BCD가산기 레포트

  segment 코드를 설계해야한다는 결과를 도출하였다. 코드를 짜기에 앞서 anode형 7segment가 무엇인지, 8비트 bcd가산기를 설계하기 위해서는 어떻게 짜야할지를 여진 ... 논리회로설계 실험 설계과제 보고서주제 : #1 BCD 가산기 설계1. 설계 배경 및 목표1) 설계 배경컴퓨터는 2진법을 이용하여 계산을 한다. 그러나 사람이 볼 때에는 2진법 ... 10진법으로 바꾸는 BCD 코드를 이용한 가산기를 만든다.2) 설계 목표입력 받은 2개의 2자리 10진수를 BCD 가산기로 받아서 계산하고, 계산 결과를 3자리 10진수의 형태로 7

  리포트 | 14페이지 | 7,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  BCD가산기 설계

  일 자2016.05.15조10조학 번200911758이 름조성문제 목BCD 가산기의 설계□ 실습 내용입력된 값들을 정렬하여 정렬된 순서를 출력으로 나타낸다.□ VHDL 코드 ... work.my_package.all;entity bcd isport ( a, b : in adder_value;s : out integer range 0 to 31;seg1, s ... eg2 : out std_logic_vector(6 downto 0));end bcd;architecture bcdadder of bcd issignal r : result

  리포트 | 3페이지 | 1,000원 | 등록일 2017.07.18

  다운로드 장바구니
• 

  4비트 병렬 가감산기, BCD 가산기

  디지털 논리회로1. 4bit parallel-adder/subtracter2. BCD adder서론학습목표? 반가산기, 전가산기의 동작을 이해하고 설계하는 방법을 알아본다.? 이 ... 를 바탕으로 병렬 가?감산기를 설계하고 동작 특성을 이해한다.? BCD 코드를 변환하는 회로 설계 방법을 알아본다.기본 이론? 반가산기와 전가산기반가산기는 두 개의 2진수 한자리 ... 셈이 된다.? BCD 가산기BCD 코드의 경우 2진수와 달리 표현 범위가 0에서 9까지 이다. 그러므로 BCD 계산의 경우 (10~19)의 범위일 때 결과 값을 보정해 주어야 한다

  리포트 | 7페이지 | 2,500원 | 등록일 2015.12.10

  다운로드 장바구니
• 

  전가산기와 BCD가산기 설계

  의 반가산기와 하나의 OR로 구성된다.②BCD가산기?2진화 10진수(BCD code)는 4비트로 10진수의 한자리를 0부터 9까지 나타내고 있기 때문에 2진 가산 결과의 합은 10 ... 하여 시뮬레이션 한다.③ 전가산기의 Simulation 작동 결과를 확인한다.④ Simulation 값과 이론 값을 비교해 본다.⑤ 7483을 이용해 BCD가산기 회로를 구성한다.⑥ 구성 ... 된 회로도를 Quartus 를 사용하여 시뮬레이션 한다.⑦ BCD가산기의 Simulation 작동 결과를 확인한다.⑧ Simulation값과 이론 값을 비교해 본다5. 소자 선택소자

  시험자료 | 6페이지 | 2,000원 | 등록일 2012.04.25

  다운로드 장바구니
• 

  BCD to EX-3 가감산기 설계 보고서

  BCD TO EX-3 설계 보고서1. 작품 설명이 회로는 2개의 BCD 코드를 입력 받아 3초과 코드로 변환을 한 뒤에 가산 또는 감산을 실행을 한 뒤에 가산 또는 감산 되 ... 며 결과는 캐리와 4비트의 합 또는 차의 결과입니다.이렇게 나온 결과 값을 BCD 코드로 다시 변환을 실행 한 뒤에 음수면 음수표현까지 가능한 디스플레이, 양수면 양수, 10의 자리 ... 가 되어도 캐리 표현이 가능한 디스플레이를 만들어 출력하는 회로입니다.2. 전체 블록 다이어그램3. 각 블록의 기능 및 동작 설명블록도 설명:맨 처음 DIP-4 SW 를 이용하여BCD

  리포트 | 11페이지 | 1,000원 | 등록일 2011.05.25

  다운로드 장바구니
• 

  쿼터스를 이용한 전가산기와 8421 가산기(BCD가산기)를 설계 보고서

  1. 명 제- Quartus tool을 이용하여 전가산기와 8421 가산기를 설계하라.2. 목 적1) 전가산기의 가산 원리를 이해하고 논리게이트를 써서 설계한다.2) BCD 가산 ... 기 회로를 이용하여 8421 가산기 설계3) BCD 가산기 Simulation 파형 동작확인4) 디버깅4. 동작원리1) 전가산기 전가산기(Full Adder)는 캐리입력까지도 취급 ... 할 수 있는 가산기 즉, 3자리의 2진수를 가산할 수 있는 가산기이다.2) BCD 가산기2진화 10진수는 4비트로 10진수의 한자리를 0부터 9까지 나타내고 있기 때문에 2진 가산

  리포트 | 9페이지 | 1,000원 | 등록일 2011.06.21 | 수정일 2015.12.26

  다운로드 장바구니
• 

  반가산기,전가산기,가감산기,BCD인코더및디코더

  .자리올림(C)C=xy+x'yz+xy'z=xy+z(x'y+xy')=xy+z(x十y)*z=Cn-1? 논리회로3.가감산기제어신호에 따라 덧셈을 수행하거나 뺄셈을 수행하는 회로4.BCD ... 011010000111111101111(b) B=P1P2'+P3v=P0+P1+P2+P3? 논리회로5.BCD 디코더2진 코드 형태의 입력을 받아들여 일상적으로 사용하는 10진수 등의 형태

  리포트 | 5페이지 | 3,000원 | 등록일 2009.09.27 | 수정일 2021.10.11

  다운로드 장바구니
• 

  [가산기레포트]총정리 리포트(전가산기,반가산기,이진병렬가산기,BCD가산기)

  가 산 기목차 :1. 반가산기2. 전가산기3. 이진병렬가산기4. BCD가산기덧셈, 뺄셈, 곱셈, 나눗셈 등의 산술연산을 하기 위해 자주 계산기를 사용한다. 계산기 내부회로 ... 는 TTL로는 74182 칩이 있다.(그림1-4)4. BCD가산기다음에는 10진수 덧셈을 수행할 수 있는 BCD가산기를 설계해 보자. BCD가산기란 그림 1-5(a)인 것같이 BCD ... 비트를 사용하며, 0000부터 1001까지의 코드만 사용하고 1010부터 1111까지의 코드는 사용하지 않는다. 따라서 BCD가산기의 경우 자리올림(carry)까지 포함하면 입력

  리포트 | 6페이지 | 1,000원 | 등록일 2007.11.06 | 수정일 2018.10.17

  다운로드 장바구니
• 

  BCD 가산기 설계 결과보고서

  를 출력하는 BCD가산기를 설계하라. 설계는 두 입력을 4비트 가산기로 더한 후, 결과를 다시 BCD로 변환하는 과정을 구성한다.2. 설계된 BCD 가산기를 컴파일, 시물레이션하라 ... 하지 않아도 되지만, 감산회로는 부호를 고려해야 한다. 부호비트를 뺀 나머지 비트에 대해 2의보수를 취한다.3. BCD가산기에서 두 입력이 다음과 같을 때, 16진수 중간 덧셈 결과 ... ”140100“0101”“0011”81000“1001”“1001”181000고찰이번 실험에서는 10진수로 입력되는 두 입력을 더해서 10진수로 출력하는 BCD가산기를 설계

  리포트 | 3페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2024.01.29

  다운로드 장바구니
• 

  논리회로실험 첫번째 프로젝트 BCD to 7segment 가산기 결과

  로 늘려서 백의 자리수로 bcd 변환을 하면 계산이 완료된다.7 segment- 먼저, bcd가산기의 출력 값인 sum을 입력으로 받아들여 사용하였다. 여기서 sum의 값이 12비트 ... /digitalmain/dvlec/textbook/chap05/digital05_2.htm5. 고찰본 프로젝트는 BCD가산기를 이용하여 두 자리 수를 더해서 그 결과 값을 7 segment의 값 ... 으로 변환하는 것 이었다. BCD 가산기를 구조적 모델링방법을 사용하여 한자리수를 덧셈하는 가산기를 만들어 그것을 두개 사용하여 두 자리의 수를 더하는 BCD가산기를 설계하였다. 이번

  리포트 | 10페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  D Flip-Flop을 활용한 십진 감가산기

  프로젝트 결과 보고서제출일수업 명팀 명프로젝트 주제D Flip-Flop을 활용한 십진 감가산기팀장 및 팀원1) 프로젝트 목차설계 요구 사항 분석일정 계획 및 역할 분담자체 평가 ... -flop = 입력저장계산 - 1차 가,감산-> 가산 예외처리(sum>9 : +0110) , 감산 예외처리(sub 7447 BCD to 7segment프로젝트 사용 부품입력 모듈74 ... LS74 D FLIP-FLOP – 5개7447 BCD to 7-Segment & 7-Segment display 1개7404 NOT Gate 4개 D. DIP 스위치(5bit,1

  리포트 | 13페이지 | 3,500원 | 등록일 2022.05.01

  다운로드 장바구니
• 

  기초전자회로및실험2 -ALUs(Arithmetic logic units)를 이용한 n-bit 계산기 설계

  기의 회로를 만들고 구현한다 . 1. 입력 : DIP 스위치를 이용해 10 진수 입력 구현 2. 감가산기 : 감산기와 가산기의 차이와 유사성을 확인하고 두 개의 회로를 합쳐서 구현 ... 3. 곱셈기 ( 승산기 ) : 2 진수 곱셈 방식과 구현 4. 나눗셈기 ( 제산기 ) : 2 진수 나눗셈 방식과 구현 5. 출력 : 각각의 사칙연산의 결과값을 배타적으로 출력하기 ... (74147) 소자를 이용해서 2 진수로 변환 . 이를 4bit adder(74283) 2 개를 이용하여 구현한 8bit BCD to Binary 를 통해 binary 로 변환

  리포트 | 15페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 n비트 가감산기 설계 verilog

  1. 실습목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하므로, 디지털 연산 ... 에 의한 결과는 10진수로 변환되어야 한다. 이 실습에서는 BCD로 입력되는 두 수를 더한 2진 결과를 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습한다.2. 진리표CS ... *************02200011330010044001015500110660011177010008801001991000010010001111100101221001113310000144100011551001016610011177111001883. 블록도4. 코드1) BCD.vmodule BCD(a,b,C_in,sum,C

  리포트 | 4페이지 | 1,000원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  디코더, mux, Comparator, 4비트 감가산기

  논리회로 및 실습예비 레포트1. 제 목 : Decoder, Mux, Comparator, 4bit-adder-subtractor2. 내 용 :1) Decoder코드 형식의 2진 정보를 다른 코드 형식으로 바꾸는 회로가 디코더(decoder)이다. 다시 말하면, 2진 코..

  리포트 | 4페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

  다운로드 장바구니
• 

  디코더, mux, comprator, 4비트 감가산기

  값과 4개의 출력 값이 있습니다. 여기에서는 2개의 입력값을 AND gate 연산과 Not를 이용해서 총 4가지 출력값을 도출 하였습니다.이를 응용해서 BCD 2진법 입력값 4개

  리포트 | 7페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

  다운로드 장바구니
• 

  디지털회로실험 텀프로젝트 3비트 가산기를 이용한 7세그먼트 디스플레이

  1. 기초 이론1.1. 가산기가산기에는 반가산기와 전가산기의 두 종류가 있다. 그리고 두 개의 반가산기를 이용하여 전가산기를 구성할 수 있다.1.1.1. 반가산기반가산기는 두 개 ... . BCD/10진수 디코더BCD/7-세그먼트 디코더 드라이버는 입력받은 BCD 코드로 7-세그먼트 디스플레이 소자의 적정 요소를 on 시켜, 0에서 9까지의 숫자를 표시하는 장치이 ... 숫자 입력에 대해 어떤 요소가 on 되어야 하는지를 위 그림으로부터 쉽게 알 수 있고, 이를 아래표에 나타내었다.숫자BCD 코드on 되어야 할 요소D C B A

  리포트 | 9페이지 | 10,000원 | 등록일 2020.04.21 | 수정일 2022.11.11

  다운로드 장바구니
• 

  논리회로설계실험 스탑와치(stopwatch) 레포트

  논리회로설계 실험 설계과제 보고서주제 : #2 STOPWATCH 설계1. 설계 배경 및 목표1) 설계 배경지난 설계과제를 통해 BCD가산기를 만들었고, 7segment를 통해

  리포트 | 13페이지 | 7,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 전감산기 설계

  전감산기 설계1. 실습목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야한다. 그리고 감산한 결과와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합 논리회로를 Verilo..

  리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  컴퓨터활용능력 1급 필기 정리본입니다.

  로 BCD 코드를 확장한 것②특수 문자, 소문자 표현이 가능③4비트의 존 부분과 4비트의 디지트 부분으로 구성④256가지의 문자를 표현한대의 시스템 여러 사용자가 동시에 사용 [시분 ... ]산기: 덧셈보수기: 뺄셈누산기(ACC): 일시적으로 결과 저장데이터 레지스터: 연산에 사용될 데이터 기억상태 레지스터: 연산 중 발생하는 상태값 기억인덱스 레지스터: 주소 변경

  시험자료 | 9페이지 | 3,000원 | 등록일 2020.08.24

  다운로드 장바구니