"FPGA" 검색결과 161-180 / 975건

• 

  전자공학과 논리회로실험 A+ 프로젝트 보고서 (VHDL코드포함)

  1. 설계 목표 및 요구사항1) 설계 요구사항. -FPGA Kit에서 7 segment 모듈과 Keypad 모듈을 이용하여 Digital Lock을 설계한다. -Digital

  리포트 | 17페이지 | 3,000원 | 등록일 2020.12.17

  다운로드 장바구니
• 

  논리회로설계 실험 기본게이트 설계

  논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계1. 실험 목표CPLD와 FPGA에 대해 알아보고 그의 활용을 알아본다. 또한 전기전자 논리회로 교과목의 기초지식 ... 방법으로 설계하고 그에 따른 파형으로 설계한 결과를 확인한다.2. 예비 이론(1) CPLD, FPGA란?1) CPLD(Complex Programmable Logic Device ... 성능이나 정확한 타이밍의 예측이 필요로 하는 곳에 적합한 구조이다. 그러므로 단순히 신속한 처리가 요구되는 어드레스 디코더 혹은 시퀀스 회로 등의 유리하여 사용된다.2) FPGA

  리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  [서울시립대] A+ 전자전기컴퓨터설계2 2주차(Schemetic)결과레포트(예비레포트포함,시립대)

  전자전기컴퓨터설계실험 2결과 레포트실험 제2주(2021. 10. 12)Lab#02 『Xilinx Spartan3』 FPGA chip,『ISE』 digital design tool ... FPGA에 적용하는 실험을 하였다.Ⅱ.실험방법1. Half adder를 Schemetic으로 구현하시오.1) 아래와 같이 schemetic을 만들 수 있다.2) 입력변수를 넣

  리포트 | 10페이지 | 1,000원 | 등록일 2021.12.30 | 수정일 2022.01.03

  다운로드 장바구니
• 

  [LX세미콘] [R&D digital design] [학사 채용연계형 인턴] 22하 합격 자기소개서

  /1000)Digital design 직무는 개발하려는 제품의 spec에 맞게 logic을 설계하고 검증합니다. 이를 위해서는 디지털 시스템과 verilog, FPGA 등 개발 ... 하고, 이를 FPGA에서 검증하는 과정을 통해 개발 tool에 대한 이해도를 높였습니다.[RAM 모델링 및 컨트롤러를 포함한 AI 가속기 설계 경험]AIX 설계 경진대회에서 vivado

  자기소개서 | 3페이지 | 4,500원 | 등록일 2022.12.26 | 수정일 2023.01.06

  다운로드 장바구니
• 

  전전설2 실험2 예비보고서

  한다.Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration 까지 수행해서 동작을 확인한다.2. 배경 이론 및 사전조사[2-1] PROM ... , PAL, CPLD, FPGA 에 대하여 차이점, 장단점을 조사하시오.PROM의 장단점- PROM은 1회에 한해서 새로운 내용을 기록할 수 있는 롬을 말한다. 이 말은 사용 ... 게 사용되고 있다.FPGA의 장단점- FPGA는 회로의 직접도가 매우 높아서 수백만 게이트를 포함한다.- FPGA는 PLD와 게이트 어레이의 장점을 결합한 것이다. 즉, 고정된 배열

  리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

  다운로드 장바구니
• 

  sr latch,D,T flip-flop 예비레포트

  방법을 익힌다.-FPGA 의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험 장비Digilent Nexys4 FPGA Board ... , vivado design suite 2014.44. 관련 이론-FPGA 란?FPGA(Field Programmable Gate Array)란 프로그래밍이 가능한 비메모리 반도체의 일종이 ... 다.주로 항공, 우주, 방산 등의 특수한 영역이나 특정 전자 제품을 생산하기 전에 테스트용으로 사용됐다. FPGA는 회로 변경이 불가능한 일반 반도체와 달리 용도에 맞게 회로를 다시

  리포트 | 5페이지 | 1,000원 | 등록일 2022.08.21

  다운로드 장바구니
• 

  서강대학교 디지털회로설계 과제 Full custom desgin

  Design 스타일에는 여러 가지가 있다. 그 중 Full custom-design 방식과 semi-custom design, FPGA를 알아 볼 것이다.1. Full c ... 아진다는 단점이 있다. 또한 FPGA, semi-custom design과 비교해서 Speed도 빠르다.full-custom design은 sence amplifiers ... 적이다설계 비용이 높음설계 면적이 비효율적이다.설계 기간이 긺숙련된 고급 설계자를 필요로 함3.programmable devices(FPGA)FPGA란, Field

  리포트 | 6페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

  다운로드 장바구니
• 

  Vivado를 이용한 Moore, Mealy FSM 설계 결과레포트

  . FPGA보드 사진1) Moore machine2) Mealy machine4. 실험 고찰이번 실험은 FPGA 보드와 Verilog를 이용하여 Moore machine

  리포트 | 5페이지 | 1,000원 | 등록일 2022.11.06

  다운로드 장바구니
• 

  한양대 Verilog HDL 3

  으로 1초마다 FPGA starter Kit가 바뀌는 Verilog를 설계하고 실행해본다.Chapter 2. 관련 이론Verilog에 사용되는 Blocking과 Non-blocking

  리포트 | 7페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

  배치하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인 ... 비용설계 변경호환성개발 기간PLD중~저저용이여러가지FPGA중저용이여러가지1주 이내Semi Custom고~중중불편보통 한가지1달 이상Full Custom고고불편한가지3달 이상(2 ... 부분들도 같이 수정하여야 해서 설계 변경이 어렵다.(3) FPRGa. FPGA의 이해- 1985년 미국의 XILINX사에서 세계 최초로 FPGA를 발표하였다. GATE ARRAY

  리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

  다운로드 장바구니
• 

  연세대학교 전기전자공학부 20-1학기 기초디지털실험 week 9 보고서

  Abstract This experiment is for FPGA acceleration. The concepts for implementing the FPGA ... next. The C code in the SDK and the behaviors of the FPGA at this experiment are discussed. Finally ... experiment is to implement an acceleration at FPGA. A vector addition is a useful technique for the

  리포트 | 8페이지 | 3,000원 | 등록일 2020.08.18

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display

  한 뒤, FPGA에 설치하여 동작을 확인해보았다. SEQ 그림 \* alphabetic a그림 – 00과 01그림6 – 10과 11step2 에서와 똑같이 작동하는 모습을 확인 ... – ISE 회로그림22의 회로를 FPGA로 구현한 후 작동을 확인해보자그림23step6와 다른 점은 두 개 이상의 입력이 동시에 눌렸을 경우이다.그림20을 보면, DIO1과 DIO2 ... 는 DIO0, Y는 DIO1, Z는 DIO2이고 F는 DIO4이다.이 회로를 FPGA를 통해 구현한 후, Digital Reader를 통해 출력값을 읽어보면그림26측정한 출력값을 토대

  리포트 | 34페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  임베디드 시스템 레포트

  는 PAL과 달리 전기적으로 여러번 사용이 가능하다.(2) CPLD / FPGA1) CPLD : Complex Programmable Logic Device으로 복합 프로그래머블 논리 ... 소자라고 한다.- PAL과 FPGA의 복합성과 구조적 특성을 가지고 있는 프로그래밍 가능한 논리소자로 칩 하나로 여러 개의 PLD가 하는 역할을 수행하는 PAL 개념의 확장이다. ... - 전기적으로 삭제가 가능하며 재프로그램 할 수 있다.- 적은 용량의 회로를 간단히 구현할 수 있다.2) FPGA : Field Programmable Gate Array으로 현장

  리포트 | 5페이지 | 1,000원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  디지털시스템실험 2주차 결과보고서

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서이름 :학번 :실험제목① FPGA 및 Verilog의 이해, Verilog ... 를 통한 FPGA 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.실험결과1. Quartus ... 을 이용하여 전체 시뮬레이션을 완료하였다.9. 시뮬레이션의 결과는 그림과 같다.4. FPGA 보드를 통한 검증1. Quartus 화면에서 Assignment > Pin Planner

  리포트 | 2페이지 | 1,000원 | 등록일 2020.07.29

  다운로드 장바구니
• 

  고려대학교 디지털시스템실험 A+ 6주차 결과보고서

  nonblocking 할당문의 차이 및 이 의 적절한 쓰임새에 대해 깊이 이해할 수 있다. 후에 counter나 register에 reset 기능을 넣은 코드 를 통해 FPGA를 구현할 수 있으면 좋겠다는 생각을 하게 되었다.

  리포트 | 4페이지 | 2,000원 | 등록일 2023.06.21

  다운로드 장바구니
• 

  논리회로설계실험 스탑와치(stopwatch) 레포트

  숫자를 표기하는 방법에 대하여 배울 수 있었다. 또한 이후의 실습을 통해 클록 분주기와 디바운싱 코드를 FPGA와 컴퓨터를 연결하여 소스코드를 직접 작동시켜 보았다. 지금까지 배웠 ... 를 누르지 않은 상태)와 Cont(실행 상태))로 설정하였다. (14행-30행)clk은 FPGA내부의 신호를 이용한다. RoV-Lab3000의 경우에 대하여 4Mhz의 클록을 가지고 있 ... )2) PLANAHEAD를 통해 핀 할당핀 할당 파일을 만들기 위해 UCF 파일을 생성하였고, PLANAHEAD를 실행하여 핀을 할당하였다.p79는 FPGA에 4MHZ의 클록을 공급

  리포트 | 13페이지 | 7,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  A+ 디지털 시스템 실험 최종 프로젝트 자판기 <vending machine>, PPT포함

  실험제목최종 프로젝트 – Vending Machine실험목표① 자판기를 설계한다.② FPGA 보드에 올려 동작을 검증한다.실험결과1. 프로젝트 설명 및 구현 방법 1) 모델

  리포트 | 9페이지 | 10,000원 | 등록일 2020.01.07 | 수정일 2020.12.09

  다운로드 장바구니
• 

  디지털시스템실험 2주차 예비보고서

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목① FPGA 및 Verilog의 이해, Verilog를 통한 FPGA ... 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.기본지식1. FPGA(Field ... Programmable Gate Array)FPGA는 1985년 미국 Xilinx사에서 최초로 개발된 PLD(Programmabe Logic Device)로써 디바이스 주변에 입출력

  리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

  다운로드 장바구니
• 

  [검증된 코드 & 복사가능, 학점A+] 전전설2 2.Schematics - 예비+결과+성적인증 (서울시립대)

  실험 목적1.ISE의 여러 logic gate symbol을 직관적으로 이용하는 Schematic 설계를 익힌다.2.FPGA Device Configuration을 해보 ... logic gates are there in one of our FPGA(XC3S200, Spartan 3 Family, Xilinx)? Refer to the attached ... functions. (Xilinx App. Note)이때, 실험에서 사용하는 XC3S200 FPGA의 구성은 다음과 같다.∴ 16-to-1 MUX = 2-to-1 MUX ×15=4

  리포트 | 14페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.13

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 5주차 결과보고서

  해 Comparator를 구현해보고 그 동작을 확인한다. 또한 FPGA에 내장 되어있는 소자인 COMPM4를 이용해 그 기능을 확인한다. Half-adder를 구현해보고 ISE를 이용

  리포트 | 13페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니