"카운터 설계" 검색결과 141-160 / 2,507건

• 

  10월20일 실험 18, 21 단안정 및 비 안정 멀티바이브레이터, 동기 카운터 설계 예비보고서

  실험 18, 21 단안정 및 비 안정 멀티바이브레이터, 동기카운터 설계 예비보고서날 짜 : 2009. 10. 20 6조 학 번 : A888064 이 름 : 전려리요 약특정 펄스 ... 안정 멀티브레이터 설계 및 실험, 임의 시퀀스의 16-상태 동기 카운터 설계, 카운터의 구성 및 검사 그리고 카운터의 상태 다이어그램 작성에 대한 능력을 습득하고 알아본다.1. 서 ... 펄스감지, 그리고 전압제어 발진 등이 있다.동기 카운터 설계에 있어서 가장 먼저 해야 할 일은 계수 시퀀스를 나타내는 상태 다이어그램을 작성하는 것이다. 주 시퀀스에 있는 모든 상태

  리포트 | 3페이지 | 1,500원 | 등록일 2011.04.14

  다운로드 장바구니
• 

  [디지털 논리설계 실험]비동기식/동기식 카운터

  2조 세미나 발표실험9.비동기식 카운터실험10.동기식 카운터JK 플립프롭JK FF을 기호로 표시하면 다음과 같다.CD00(전 상태)01110011(토글)(a) JK FF기호(b ... edge- trigger : SN7470, 74109negative edge-trigger : SN74LS107,74112,74113,74114카운터란 무엇인가?1.카운터 ... 도록 한다.4.트리거 방식에 따라 카운더는 비동기식과 동기식으로 나뉨5.비동기식 카운터는 직렬카운터 또는 리플 카운터라 불린다6.앞에있는 플립플롭의 출력이 뒤에있는 플립플롭을 트리거

  리포트 | 12페이지 | 1,000원 | 등록일 2006.04.25

  다운로드 장바구니
• 

  [논리회로]동기식 카운터 설계(4비트)

  {12. 순차 회로 설계(4비트 동기식 카운터)[목적]1. 4비트 동기식 카운터의 개념과 동작 특성을 익히고, PLD를 이용한 회로 구현.[기본이론]카운터는 순차회로들 중 ... 에서 가장 간단한 회로이다. 4비트 동기식 카운터 설계의 순서는 1. State Diagram, 2. Transition table, 3. Input equation(table), 4 ... . Circuit design으로 설계할 수 있다. 4비트 동기식 카운터는 (2n-1)인 0부터 15까지 계수할 수 있는 동기식 카운터를 의미한다. 4비트 동기식 카운터의 계수 순서

  리포트 | 5페이지 | 1,500원 | 등록일 2004.09.18

  다운로드 장바구니
• 

  [디지털 논리설계 실험]비동기식/동기식 카운터

  Title : 비동기식/동기식 카운터Object : 비동기식/동기식 카운터의 구성을 이해하고 동작을 확인한다.★ 목차 ★1. 카운터의 정의2. 비동기식 카운터의 특징 및 s ... imulation3. 동기식 카운터의 특징 및 simulation4. Summary1. Counter란?☞ 입력 펄스에 따라 미리 정해진 순서대로 상태 전이가 진행되는 레지스터☞ 어떤 ... 사건의 발생 횟수를 세거나 동작 순서를 제어하는 타이밍 신호를 만드는 데에 사용☞ 플리플롭의 구동 방식에 따라 비동기식 카운터와 동기식 카운터로 분류☞ 기능에 따라 올려세기 카운터

  리포트 | 10페이지 | 1,000원 | 등록일 2006.04.25

  다운로드 장바구니
• 

  [7segment] 멀티심을 이용한 학번 카운터 설계 내부에 그림파일이 포함되어 있습니다.

  학번을 전광판에 출력하는 것으로 카르노맵을 만들어 로직표현으로 바꾸는 과정을 처음부터5개 step으로 만들어놨고 원서수업이라 원서 수업이라 영문으로 만들어놔서 그런지 교수님도 굉장히 좋아하셨습니다.

  리포트 | 5페이지 | 2,000원 | 등록일 2007.11.01

  다운로드 장바구니
• 

  [공학기술]vhdl 설계 및 응용 - 플립플롭, 카운터 등 예제3 (디지털 아날로그 설계및 응용)

  을 얻어낼 수 있다.과제12) 3bit의 동기식 카운터를 이용하여 MOD 6의 카운터를 구현할 수 있는 디지털 논리회로를 설계하시오.[설계사양] KEY_0을 누르면 3개의 모든 ... LED가 OFF되고 KEY_C를 떼고 누를 때마 다 오른쪽으로 +1씩 증가하는 업 카운터를 구현하시오. 이 때 사용되는 카운터는 동기식을 사용하며 MOD 6의 카운터를 설계한다. 즉 ... 를 구현할 수 있는 디지털 논리회로를 설계하시오[설계사양] KEY_0을 누르면 4개의 모든 LED가 ON되고 KEY_C를 떼고 누를 때마 다 오른쪽으로 -1씩 감소하는 다운 카운터

  리포트 | 10페이지 | 1,500원 | 등록일 2007.07.07

  다운로드 장바구니
• 

  [전산기구조론] 순차회로를 이용한 이진카운터의 설계[0~7까지 카운터]

  로 설계 방법을 이용하여 0,1,2,3,4,5,6,7에서 다시 0,1,2,..세어 나가는 이진 카운터의 회로도를 그리시오.1. 개요0~7까지 세어나가는 것은 Modulo-8 동기카운터 ... 의 신호의 계수 방법이다J-k Flip-Frop을 이용하여 제작하는 것이 가장 바람직한 설계방법이다.2. 상태도의 구성 (Modulo-8 2진 카운터의 상태도){3. 상태표 ... ,15) + (0,1,2,3,8,9,10,11)j1 = (1,5,9,13) + d(2,3,6,7,10,11,14,15)7. 카운터 회로도 설계{

  리포트 | 4페이지 | 1,000원 | 등록일 2003.05.07

  다운로드 장바구니
• 

  [디지털 논리회로 설계] 비동기식 / 동기식 카운터

  -3. 3비트 이진 카운터 상태천이도이제 카운터 회로를 직접 설계해보자. 예를 들어 클럭펄스가 인가될 때마다 0부터 5까지 차례로 세는 modulo-6 카운터를 설계한다고 가정하자 ... . 카운터를 설계하는 과정은 앞장에서 학습했던 일반적인 순차회로 설계절차와 크게 다를 바 없다. 문제는 이미 주어졌으므로 먼저 입력, 출력 및 상태변수를 정하자. 설계하고자 하 ... 이 그대로 출력되면 되기 때문에 별도로 정할 필요 없다. 이제 상태천이도를 그려보자. 그림 9-4(a)에 설계하려는 modulo-6 카운터에 대한 상태천이도를 나타내었다. 원래 상태천

  리포트 | 8페이지 | 1,000원 | 등록일 2005.05.21

  다운로드 장바구니
• 

  연세대 전기전자 기초실험 10. 플립플롭과 카운터 설계 실험 (결과보고서)

  ① 실험을 통해 작성한 테이블과 파형을 참고하여 JK Master / Slave 플립플롭, 4비트 양방향 쉬프트 레지스터, 동기식 십진 카운터, 4비트 Up / down ... preset 카운터의 동작을 설명하시오. 실험을 하면서 작성된 테이블과 파형이 존재하지 않아 실험한 것을 토대로 결론을 내려보면 먼저 JK Master / Slave 플립플롭은 J-K ... Allowed동기식 십진 카운터는 실제 생활에서 쓰는 십진법을 표현한 카운터이고 0에서 9까지의 10개의 상태가 필요하므로 플립플롭이 최소 4개가 필요하다. 클록 펄스 10번째에서는 처음

  리포트 | 5페이지 | 1,000원 | 등록일 2007.12.30

  다운로드 장바구니
• 

  연세대 전기전자 기초실험 10. 플립플롭과 카운터 설계 실험 (예비보고서)

  1. 목적 다양한 종류의 플립플롭에 대한 동작원리를 이해하고, 이를 바탕으로 카운터를 설계하여 검증한다. 2. 개요 ... ① 플립플롭의 동작원리 이해 ② 플립플롭을 이용한 쉬프트 레지스터의 동작원리 이해 ③ 다양한 종류의 카운터 동작원리 이해 ④ 플립플롭 및 카운터에 대한 verilog

  리포트 | 6페이지 | 1,000원 | 등록일 2007.12.30

  다운로드 장바구니
• 

  1. 동기식 clear, load를 갖는 양방향 카운터를 VHDL로 설계 시뮬레이션한 후 파형을 관찰

  1. 동기식 clear, load를 갖는 양방향 카운터(0~255)를 VHDL로 설계해서 시뮬레이션한 후 파형을 관찰하시오.(variable과 integer사용)2. 동기reset을 포함한 12진 카운터를 설계 파형을 관찰하시오

  리포트 | 2페이지 | 1,000원 | 등록일 2007.05.14

  다운로드 장바구니
• 

  [A+, 에리카] [A+] 2021-1학기 논리설계및실험 Counter 실험결과보고서

  Chapter 1. 실험 목적Counter에 대해 이해하고 10진 카운터를 설계할 수 있다.Chapter 2. 관련 이론 * Flip-Flops -엣지 트리거: 출력은 0에서 1 ... 의 값이 0이면 상태가 유지되고, 1이면 반전된다. - ON/OFF가 교차되는 스위치에 사용되는 회로로 카운터 회로에 주로 사용된다.* Counter - 순차 회로는 상태를 순서 ... 대로 순환시킨다. - 동기식 카운터(Synchronous counter): 여러 개의 플립플롭이 변경되어야 할 때 상태 변화 가 동시에 발생하도록 공통 클럭 펄스에 의해 동기화된 플립

  리포트 | 5페이지 | 2,500원 | 등록일 2023.02.28

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - 74LS192를 이용한 Up-Down Counter 실험 1

  디지털회로실험및설계 예비 보고서 #6( 74LS192를 이용한 Up/Down Counter 실험 )과 목담당교수제 출 일학 번이 름1. 실험목표① 7-segment의 구조 ... 에도 ’High'가 입력되므로 F2는 데이터 ‘0’을 표시한다.? 74LS192 업다운 카운터- 업 카운터나 다운 카운터나 링 카운터의 경우 입력 신호가 한 번 펄스를 가할 때 카운터가 가산 ... 되거나 감산되는데에 비해, 업다운 카운터의 경우 신호가 끊어지면 다시 카운터가 초기화 즉, 리셋이 된다.- VCC는 16번핀, 그라운드는 8번핀.- 15, 1, 10, 9번핀

  리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 12 Stopwatch 설계 예비 리포트

  설계실습 12. Stopwatch 설계요약: vpulse를 CLR 10진 카운터와 100진 카운터를 만들었고 그 후에 10진 카운터 3개를 연결하고 가운데의 카운터를 6진 ... 가 stop/Restart기능이고 Vdc에 연결되어 있는 3개의 스위치가 reset기능이다.결론: 이번 보고서에서는 저번에 배운 카운터를 이용하여 stopwatch를 설계해 보 ... 았다. 처음에는 vpulse를 CLR 10진 카운터를 설계했고 그 후에 100진 카운터를 만들었고 그 후에 10진 카운터 3개를 연결하고 가운데 카운터에 0110일 때 AND gate

  리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  [A+]중앙대 아날로그및디지털회로설계실습 과제 동기순서 논리회로 (Stopwatch 설계) (15주차)

  아날로그 및 디지털 회로설계실습15주차 동기순서 논리회로 (Stopwatch 설계) 과제05분반 20161163 박성은1.- 16진 동기 카운터 회로도- 10진 동기 카운터 회로 ... 도- 10진 동기 카운터 파형카운터에서 사용하는 JK Flip-Flop인 74HC73은 CLR 단자가 High일 때 정상 동작한다. 16진 카운터는 74HC73을 4개 사용 ... 한다. 10진 카운터를 만들기 위해서 16진 카운터의 두 번째, 네 번째 Flip-Flop의 CLR 단자에 NAND 게이트를 추가한다. 출력이 둘 다 1일 때 NAND 게이트는 0을 출력

  리포트 | 2페이지 | 1,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  JK플립플롭을 이용한 학번 카운터기

  J-K 플립플롭을 통해 학번 카운터기를 설계한 후 이를 7447IC를 이용하여 7-세그먼트로 출력한다.J-K 플립플롭은 S-R 플립플롭에서 S=1, R=1인우 출력이 불안정 ... 로 변화한다.위 데이터 시트를 이용하여 7447 IC와 7-세그먼트를 설계한다.이를 이용하여 학번(201945831)을 출력하는 카운터를 제작한다.무정의 조건(01010, 01011 ... 를 상용 로직 분석 프로그램으로 회로 동작을 확인하다.프로그램으로 설계한 회로도와 진리표를 바탕으로 브레드보드 위에 직접 설계한다.결론 및 고찰J-K 플립플롭으로 학번 카운터

  리포트 | 9페이지 | 1,500원 | 등록일 2022.12.04

  다운로드 장바구니
• 

  중앙대학교 아날로그및디지털회로설계실습 설계실습 12. Stopwatch 설계 A+ 예비보고서

  12-1. 실습목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석 ... 하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양한다. 12-2. 실습 준비물* 부품 Inverter 74HC04 : 8개 NAND gate 74HC00 : 3개 NOR gate ... 74HC02 : 3개 AND gate 74HC08 : 3개 OR gate 74HC32 : 3개 7-Segment : 3개 BCD Decoder 74LS47 : 3개 BCD 카운터 74HC192P : 3개 counter 74HC90 : 6개

  리포트 | 3페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.22

  다운로드 장바구니
• 

  중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 stopwatch설계 예비

  에 2자리 BCD카운터가 카운팅을 한다. 다만 이 경우 약간의 딜레이가 발생한다. 따라서 아래와 같이 회로를 설계했다.( MC14511B 3번 핀(bar{LT}, lamp test ... 번째 카운터와 같은 입력이 들어간다.)2-(B)다음 문항에서 시간을 표현하는 카운터를 설계하므로, 카운터의 최대치가 60이 되게 설정해보자. 그림 1의 표를 보면 14번 핀(MR ... )에 HIGH voltage를 인가한다. LE에는 LOW voltage를 인가한다.)3. 3자리 숫자 표시(시간표현) 카운터 설계(A). 10진 카운터 3개를 연결, 3자리 카운터

  리포트 | 12페이지 | 2,000원 | 등록일 2020.12.23

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 예비보고서12

  .12.06. 17시교과목 번호제출기한2021.12.05. 24시작성자제출날짜(이클래스)2021.12.02.1. 목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로 ... 회로이다.< 4.3 > 3자리 숫자 표시(시간표현) 카운터 설계12.1에서 설계한 회로를 3개(BCD 10진 카운터 3개)를 연결하여 3자리수를 표시하는 카운터 회로를 설계 ... 아날로그 및 디지털 회로설계실습(실습12 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 12. Stopwatch 설계 (동기순서 논리회로)실습날짜2021

  리포트 | 5페이지 | 1,500원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  PLL DIIVDIER 생기초 커피값으로 C라도 받아가자!

  됨 (고속 동작에는 부적합)장점 : 동작 및 논리회로 구성이 단순하고, 구현 용이2N분주 회로에 적용2.2 설계의 기술적 배경..PAGE:62. 동기식 카운터 (병렬 카운터)ㅇ 클록 ... 분주.PNG..FILE:8분주회로.PNG..FILE:PLL DIVIDER 생기초.pptx..PAGE:1목차1.배경 소개2.설계 과정2.1설계 목표 및 사양2.2설계의 기술적 배경2 ... .3설계 도구3.설계 결과4. 결론..PAGE:2PLL이란?개념: 입력 신호와 출력신호에서 feedback된 신호와의 위상 차이를 이용해 출력 신호를 제어하는 시스템목적: 입력

  리포트 | 20페이지 | 1,500원 | 등록일 2021.03.18 | 수정일 2021.04.12

  다운로드 장바구니