"D flip-flop" 검색결과 121-140 / 769건

• 

  논리회로실험 예비보고서7

  Flip-Flop with preset and clear>7496 : 5 bit Shift Register4. 실험절차 및 예상결과-실험1) 6bit Shift Right ... Register① 74HC00(Nand gate)와 74HC76(Dual J-K Flip-Flop with preset and clear)를 이용하여 위와 같은 회로를 구성한다.② 클록 ... Right Register를 직접 설계하여 정보의 이동을 확인해보는 실험이다. 보통 Shift Register는 D 플립플롭으로 구성하기 때문에 J-K 플림플롭의 입력 단자를 Nand

  리포트 | 7페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  컴퓨터구조 계산기설계보고서

  로부터의 데이터 선택742834bit Full Adder- 연산 동작 수행7476J-K Flip-Flop- 발생된 Carry 저장 및 SC7474D Flip-Flop- IR 입력 및 SC ... , subtract 연산Display[4]-IR: instruction register-C: carry out(*[]안에 숫자는 각 해당 bit를 의미한다.)2)제어 순서Timing ... 감산 연산을 한다.C,A←SA-SBT7halt된다.HALT;;3)블록도구성은 위 글과 마찬가지로 계산기의 구조는 크게 내부, 외부, ALU, Display 로 나뉜다. 내부

  리포트 | 9페이지 | 1,500원 | 등록일 2020.01.01

  다운로드 장바구니
• 

  filp flop(sr, d) 결과보고서(기초실험1)-틴커캐드

  latch와 달리 clock의 영향을 받는다는 차이가 있었다.3. Edge Triggered D Flip-flop2-(2)에서 Clocked D latch를 구현한 것을 이용해 edge ... 결과보고서학 과학 년학 번조성 명실험 제목Flip_Flop1(SR, D)실험 결과1. SR Latch(1) SR LatchSR Latch를 구성하고 S와 R의 값을 변경하며 Q ... 는 100kHz, D의 주파수는 400kHz였다. 즉, Clock가 1번의 파동을 진행했을 때, D는 4번 진행한 것을 알 수 있다. 이것은 앞의 실험 2-(2)와도 동일하다.이를 통해

  리포트 | 8페이지 | 1,000원 | 등록일 2022.05.03 | 수정일 2023.11.29

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 레포트 10주차

  기의 -입력에 공급되고 비교기의 +입력에 연결된 analog 입력 신호의 전압이 0V이면 첫 flip-flop이 hold mode를 유지하게 때문에 flip-flop들로 구성 ... 된 counter의 상태에는 변화가 없다. 이 상태에서 +입력에 연결된 analog 입력 신호의 전압이 증가하면 flip-flop은 toggle mode가 되고 따라서 클럭 신호 ... 디지털논리회로실험 10주차 결과레포트DAC/ADC와 One shot1. 실험 제목: DAC/ADC와 One shot2. 실험 목적:1) Digital-to-analog 변환

  리포트 | 26페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

  다운로드 장바구니
• 

  부산대학교 전기전자기초실험 term project

  . 실험 원리 -74ls192 핀 , 진리표 -2. 실험 원리 - 카운터 (counter)- - 래치 (latch), 플립플롭 (flip-flop)- 래치 - 입력이 변화해도 출력 ... 의 상태를 유지 ( 메모리 기능 ) 플립플롭 - 래치에 적절한 입력을 가함으로써 래치의 상태를 변경시킬 수 있는 회로 - RS 플립플롭 , JK 플립플롭 , D 플립플롭 , T 플립플롭 ... 전기전자기초실험 및 설계 TERM PROJECT - 시한폭탄의 제작 및 기능 구현 -1. 실험 목적 시한폭탄의 제작을 통해 시한폭탄의 원리에 대해 알아본다 .2. 실험 원리 7

  리포트 | 9페이지 | 3,000원 | 등록일 2020.11.23 | 수정일 2020.11.26

  다운로드 장바구니
• 

  (A+)전기전자기초실험 발표-가 시한폭탄의 제작 및 기능 구현

  원리 - 카운터 (counter )- - 래치 (latch), 플립플롭 (flip-flop)- 래치 - 입력이 변화해도 출력의 상태를 유지 ( 메모리 기능 ) 플립플롭 - 래치 ... 에 적절한 입력을 가함으로써 래치의 상태를 변경시킬 수 있는 회로 - RS 플립플롭 , JK 플립플롭 , D 플립플롭 , T 플립플롭 등 - 래치 회로에 동기신호 (CLK) 를 추가 ... 전기전자기초실험 및 설계 TERM PROJECT - 가 시한폭탄의 제작 및 기능 구현 -1. 실험 목적2. 실험 원리 7- 세그먼트 표시기 , FND (Flexible

  리포트 | 9페이지 | 3,500원 | 등록일 2020.11.15 | 수정일 2020.12.05

  다운로드 장바구니
• 

  A+ 광통신 - 15. Eye Diagram, Dark current, BER

  등에 대한 종합적인 판단을 빠르게 관측할 수 있다는 장점이 있다.※ Eye Diagram을 보는 이유시스템이 안정이란, 기본적으로 각부에 있는, Threshold(D Flip ... Flop)에 에러가 없도록 데이터를 받는 것을 의미한다.? CDR의 정확한 동작을 위해서는, 충분한 Setup time와 Hold time 마진을 확보해야 한다.※ 아이패턴 얻는 방법 ... ※ 눈 패턴 요소 해석① Optimum Sampling Time - 샘플링 에러와 관련되어 눈이 열린 최대 높이의 위치가 최적의 샘플링 순간② Sensitivity to Timing

  리포트 | 4페이지 | 1,500원 | 등록일 2024.02.05

  다운로드 장바구니
• 

  예비보고서(2) 플립플롭

  실험제목 :플립플롭- 예비보고서1. 목적이 장에서는 순서논리회로의 기반이 되는 플립플롭(flip-flop)을 RS, D, T, JK, 주종 플립플롭 등을 대상으로 하여 동작 원리 ... -circuit)라고 한다. 스위치로 말하면 토글 스위치이다. 가장 간단한 플립플롭은 NAND 게이트(NAND gate)를 사용한 것이다. 영문으로 쓰는 경우에는 flip-flop이 아니 ... 고, 바이스터블 트리거 회로(bistable trigger circuit)라든가, 바이스터블 회로라고 하는 쪽이 일반적이다. 플립플롭의 종류에는 R-S, D, T, J-K 등이 있

  리포트 | 7페이지 | 2,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 7번 실험 Shift Register 결과보고서

  Edge에서 동작, 첫 번째 Flip-Flop의 입력 D=’1’은 인가된 시점 이후 계속 유지)C0C1C2C3t = 00000t = 11000t = 21100t = 31010t ... 을 거치는 과정을 살펴본 결과 또한 예상과 일치함을 확인했다.3. 질의 응답문제 1. 아래와 같은 회로에서 출력을 결정하고 분석하시오. (모든 Flip-Flop은 Positive ... 기까지 걸리는 시간은 1/10^7 초라고 생각할 수 있다.4. 고찰본 실험은 플립플롭(Flip-Flop)의 응용인 레지스터(Register)의 작동원리를 이해하고, 동작을 확인해보

  리포트 | 7페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  6주차-실험17 예비 - 쉬프트 레지스터

  7474(3) SN7476(4) SN74164(5) Power supply, Osilloscope, Function Generator예비과제(1) Latch, Flip flop 및 ... Register를 비교, 설명하라.⇒ Latch는 clock이나 Enable 신호에 의해 활성화 된 때에만 결과가 나오는 것입니다.Flip flop은 clock을 Edge의 형태 ... 하여 표를 만들어라.⇒ D플립플롭을 이용한 가장 기본적인 직렬 입력- 직렬 출력 쉬프트입니다.DataCLKABCD1↑11110↑01111↑10111↑1101(2) 에서 회로를 일부

  리포트 | 10페이지 | 1,500원 | 등록일 2020.10.02 | 수정일 2022.10.17

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 6번 실험 Latch, Flip-Flop 결과보고서

  영상을 통해 그러함을 확인했다.결과는 성공적으로, 예상했던 것과 같이 D Flip-Flop 회로의 성질을 명확히 확인할 수 있었다. 앞서도 언급했듯, 회로를 구상한 후 ... 6번 실험 결과 보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 6. Latch & Flip - Flop1. 실험 과정 및 결과 분석1번 실험1번 ... (t)010111-0Q(t-1)입력S=1 C=0입력S=0 C=1입력S=1 C=1입력왼쪽에서 C만 0으로출력Q = 0출력Q = 0출력Q = 1출력Q = 1실험 3에서는 D Flip

  리포트 | 9페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  [부산대학교][전기공학과][어드벤처디자인] 10장 Flip-flop 및 Shift register & 11장 비동기 및 동기 카운터의 설계(10주차 예비보고서) A+

  어드벤처디자인 예비보고서10장) Flip-flop 및 Shift register11장) 비동기 및 동기 카운터의 설계학과: 전기공학과학번:이름:SR, D, JK 및 T 플립플롭 ... 에 대한 블록다이아그램을 그리고 여기표(excitation table)를 작성하라.SR flip flopD flip flopJK flip flopT flip flopK-맵을 이용 ... Register의 종류를 열거하고 그 용도를 설명하시오.Serial-in to Parallel-out (SIPO)단일의 데이터가 시프트 레지스터를 거쳐 다수의 출력으로 나타내는 구조

  리포트 | 6페이지 | 1,000원 | 등록일 2021.04.25 | 수정일 2021.04.27

  다운로드 장바구니
• 

  [디지털공학개론]여러 가지 플립플롭을 이용한 3비트 2진 카운터 설계

  .123664746,d.dGo②. 개인 블로그, “JK 플립플롭으로 카운터회로 만들기”, http://cieneyes.tistory.com/687③. 개인 블로그, “플립플롭(Flip-Flop) 이란?”, http://air802.tistory.com/40 ... 디지털공학개론여러 가지 플립플롭을 이용한3비트 2진 카운터 설계1. 3Bit 카운터 회로①. 총 비트가 3개인 2진 숫자를 카운팅 하는 회로.000[0] -> 001[1] ... -> 010[2] -> 011[3] -> 100[4] -> 101[5] -> 110[6] -> 111[7][3Bit 2진 카운터의 상태도][3Bit 2진 카운터의 상태표]2. 플립플롭

  리포트 | 8페이지 | 9,000원 | 등록일 2021.05.07

  다운로드 장바구니
• 

  디지털공학개론 ) 1. JK 플립플롭을 이용하여 3비트 2진 카운터를 설계하는 과정을 나타내시오. 2. T 플립플롭을 이용하여 3비트 2진 카운터를 설계하는 과정을 나타내시오.

  [출처 및 참고 문헌]I. 플립플롭이 무엇인가.Flip-Flop은 클럭 입력을 가지는 2진 기억소자로서 쌍안정 회로라고 불리기도 한다. 즉 이는 클럭 입력이 존재하는 동기식 순서논리 ... 플롭, JK플립플롭, T 플립플롭, D 플립플롭 등이 존재하고, 이중 JK플립플롭이 가장 많이 사용된다.플립플롭은 HIGH 상태 즉 ‘1’ 상태, SET 혹은 PRESET 상태 ... OPLUS Q의 논리식을D 플립플롭으로 구성된다면Q(t+1)=Q OPLUS T=TQ'+T'Q=T OPLUS Q를 만족한다.[Table. 2] T 플립플롭 관련 블록도와 진리표블록도진리표

  리포트 | 6페이지 | 5,000원 (5%↓) 4750원 | 등록일 2023.01.27

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 8번 실험 Counter 에비보고서

  ConfigurationFunction DiagramLogic DiagramTruth TableABY000010100111IC 이름74HC76 (Dual J-K Flip-Flop with Preset ... 에서는 일반적인 Flip-Flop을 이용한 Counter, 그리고 BCD Counter를 사용한다.카운터에서 구별되는 상태의 수가 m이라고 할 때, 이 카운터는 n개의 플립플롭으로 구성 ... 를 확인한다.3-1번 실험 과정3-2번 실험 과정1. 7490 소자로 위와 같이 회로를 구성한다.2. 출력 A, B, C, D에는 각각 LED를 연결한다.2. 특정핀 (2, 3번 핀

  리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  8주차 예비보고서- 디지털 시스템 설계 및 실험

  를 기억하고 있기 때문에 메모리 소자(Latch 또는 Flip-Flop)를 가지고 있습니다.always문의 타이밍 제어가 이벤트일 경우 Sensitivity List에 해당하는 이벤트 ... RAM(Random Access Memory)를 설계한다.2. 자율적으로 메모리를 활용한 새로운 모듈을 설계한다.기본지식- RAM(Random Access Memory) 이란?주기억 ... ) 2n-Word × 1-Bit RAM IC4) Cell Arrays and Coincident Selection- RAM의 기능1)WriteRAM에 데이터를 저장하는 기능이다. 클럭

  리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

  다운로드 장바구니
• 

  디지털 논리회로 실험 9주차 Shift Register 결과보고서

  ) [그림 1]과 같이 D Flip-flop을 이용하여 4-bit Serial-in Parallel-out 시프트 레지스터를 구현하시오. 초기 �궜�-�궜陋だ� 기록하고 이후 CLK ... ↑0010↑0001↑1000↑0100↑0010[그림 3]※ 실험 전 �궜濱� HIGH(1), 그 외의 �궜�-�궜戮� LOW(0)임을 확인 후 진행한다. 이러한 초기값은 D Flip ... 지 말때마다 (클럭 펄스가 들어올 때마다) 데이터를 왼쪽에서 받아 오른쪽으로 한 비트씩 이동하는 시프트 레지스터이다. 초기에 �궜�-�궜� 두 0인 상태(00000000)에서 D의 값

  리포트 | 9페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  디지털 논리회로 실험 9주차 Shift Register 예비보고서

  -in Parallel-out Shift Register 74164, D Flip-flop 7474, NOT 74045. 주의 사항- 선들을 복잡해 보이지 않게 정리하여 연결한다. ... 한다.- VCC와 GND가 연결이 잘 되어있는지 확인한다.6. 실험 과정 및 예상하는 이론적인 실험 결과4.1 기본 실험(1) [그림 1]과 같이 D Flip-flop을 이용하여 4 ... 되며, 플립플롭 QD에서 출력데이터로서 나타난다.. 이것을 shift-right연산이라고 한다.shift-left 연산을 설계하기 위해서 입력 데이터는 D DATE 입력에 인가

  리포트 | 11페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  D 래치 및 D 플립-플롭, J-K 플립-플롭 결과레포트

  조합에 대한 4가지 결과[D Flip-Flop]INPUTOUTPUTData01X1010X01110111(2) D 래치와 D 플립플롭의 차이점 설명D 래치와 D 플립플롭은 모두 ... D 래치 및 D 플립-플롭, J-K 플립-플롭결과레포트1. 실험 제목1) D 래치 및 D 플립-플롭2) J-K 플립-플롭2. 실험 결과1) D 래치 및 D 플립-플롭(1) 입력 ... ]INPUTOUTPUTJK0000110001110010110011113. 평가 및 복습 문제1) D 래치 및 D 플립-플롭(2) 래치와 비교할 때 게이티트 D 래치의 장점은 무엇인가?

  리포트 | 4페이지 | 1,000원 | 등록일 2022.10.09 | 수정일 2022.10.14

  다운로드 장바구니
• 

  조합 논리회로와 순서 논리회로의 종류 및 특징(회로) 조사

  (Flip-Flop) : 1비트를 기억하는 논리회로이다. 전원이 공급되는 한, 상태의 변화를 위한 신호(클럭) 가 발생할 때까지 현재의 상태를 유지하는 논리회로이다.-플립플롭의 종류? RS 플립플롭 ? JK 플립플롭 ? D 플립플롭 ? T 플립플롭 ... 1. 조합 논리회로(1) 정의 : 출력이 현재 시점에서 회로 입력값만으로 결정되는 것을 조합 논리회로라고 한다.(2) 특징- 논리 게이트들로 구성되어 있다.- 출력값이 0과 1 ... 의 입력값에 의해서만 결정되는 회로이다.- 회로 내에 기억회로를 가지지 않는다.- 불대수를 사용한다.(3) 종류-반가산기(Half Adder) : 2진수 2개를 더하여 합(Sum

  리포트 | 4페이지 | 1,000원 | 등록일 2020.12.16

  다운로드 장바구니