"논리회로실험" 검색결과 381-400 / 4,640건

• 

  디지털논리회로 MULTISIM AND-OR-AND 게이트 회로실험

  디지털 논리회로MULTISIM 레포트1. 주제 : AND-OR-AND 게이트 회로실험2. 목표 : multisim 프로그램을 간단한 회로실험을 통해 이용해보고 파악하도록 한다.3 ... +???의 형태가 된다.ABX*************. 방법1) 다음 회로를 multisim 프로그램으로 구현< AND-OR-AND 게이트 회로 >-> 과정(2) 위의 회로를 진리 ... -OR-AND 게이트 회로가 정상작동함을 의미한다. 이로써 multisim 프로그램을 통해 간단한 회로를 구성하여 가상으로 사용해 볼 수 있었다. 2학년 1학기, 첫 전공 수업

  리포트 | 3페이지 | 1,000원 | 등록일 2017.06.28

  다운로드 장바구니
• 

  [논리회로 및 실험] Exclusive-OR 게이트

  논리 회로가 서로 동일한 지를 확인 및 증명해본다.실험에 사용된 기기 및 칩, 기타 부품들Logic Lab Unit Model 92007400 IC 핀 1개7404 IC 핀 1개 ... *************0111010검토: 실험 결과를 토대로 이 회로의 동작을 설명하여라.실험에 쓰이는 게이트:NOT 게이트: 입력 1개와 출력 1개가 있는 게이트로써 논리 부정을 나타낸다. 따라서 입력 ... 실험 3: Exclusive-OR 게이트 #1,2,5실험의 목적Exclusive-OR 게이트에 대해서 이해하고 NOT, AND, OR 게이트를 사용한 XOR 게이트 회로 구현

  리포트 | 11페이지 | 1,500원 | 등록일 2016.07.13

  다운로드 장바구니
• 

  논리회로설계실험_라인트레이서_프로젝트_결과보고서

  논리회로설계 실험 설계프로젝트라인트레이서1. 실험 목표VHDL을 이용한 여러가지 VHDL표현 방식에 대해서 이해하였으며 그에 따른 여러 조합회로와 순차회로 설계를 수행 ... 하였다. 순차회로에서 수행한 내용들이 linetracer를 구현하는데 많이 사용되었으며 분주기 설정, finite state machine 설계 등이 있었다. 또한 VHDL로 작성된 코드 ... 를 RoV-Lab3000을 사용하여 직접 하드웨어로 구현해 보며 사용법과 주의 사항에 대하여 완벽히 숙지하였다. 그러나 이번 실험에서는 bit 파일이 아닌 mcs 파일을 PROM 설계

  리포트 | 9페이지 | 6,000원 | 등록일 2018.01.10

  다운로드 장바구니
• 

  논리회로설계실험 기본게이트설계 결과보고서

  논리회로설계 실험 결과보고서 #1실험 1. 기본게이트 설계1. 실험 목표주어진 진리표를 해석하여 해당하는 입출력 관계를 가진 논리회로를 Xilinx 프로그램을 사용하여 설계 ... 해본다. 이때, 가장 간략화된 회로 설계를 위한 Karnaugh Map을 사용한 진리표 해석방법을 이해한다. 그 후, 동작적 모델링, 자료흐름 모델링으로 회로를 모델링하여 각 모델링 ... 방식의 특성을 확인한다. 최종적으로 코드 시뮬레이션을 통하여 설계가 잘 되었는지 확인해본다.2. 실험 결과 진리표를 보고 동작적 모델링과 자료 흐름 모델링으로 작성하시오.1) 진리

  리포트 | 5페이지 | 1,500원 | 등록일 2018.01.10

  다운로드 장바구니
• 

  논리회로설계실험 기본게이트설계 예비보고서

  논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계실험 목표Xilinx 프로그램을 사용하여 2개의 입력(X, Y)을 가진 AND, OR 게이트를 동작적 모델링과 자료 흐름 ... om/entry.nhn?docId=2835921&ref=y" AND 게이트와 반대로 부정 논리곱을 구현한 디지털 논리 회로로 NAND 게이트는 입력 모두가 참(1)일 때만 출력 ... 이 거짓 게이트와 반대로 부정 논리합을 구현한 디지털 논리 회로로 게이트의 입력을 A, B, 출력을 C라 하면 의 논리식을 구현한 것이다. 입력 모두가 거짓일 때만 출력이 참이 되

  리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

  다운로드 장바구니
• 

  논리회로실험 예비보고서7 Shift Register

  2의 회로에서 SER과 QE를 연결하고 실험을 반복한다.Clock PulseL0L1L2L3L ... 7. Shift Register실험목적? Shift Register의 동작원리와 그 특징을 알아보고 실험을 통해 익숙해진다.? 실험에 사용하는 74HC76과 74HC96의 특성 ... 을 알아본다.실험이론? Shift Register: Shift Register는 저장된 데이터를 각 클럭 틱마다 한 비트씩 이동시킬 수 있는 n비트 Register이다.위의 왼쪽

  리포트 | 6페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

  다운로드 장바구니
• 

  [논리회로설계실험]Decoder와 Encoder설계

  1. 실험 내용1) 3x8 Decoder - Data Flow Modeling 아래 진리표와 같은 값을 갖도록 Decoder를 설계하라.2) 3x8 Decoder ... )) and (not x(2)) and EN; -- 단순히 입력에 대한 출력을 지정해 주는 것이 아니라 converter와 and_gate를 이용한 동작을 위해 회로도의 흐름에 따라서

  리포트 | 7페이지 | 1,500원 | 등록일 2015.07.07

  다운로드 장바구니
• 

  논리회로실험 결과보고서7 Shift Register

  Register 회로이다. 처음에는 초기화를 시키고, PR1, 2에 HIGH를 입력하였다. 그리고 Serial data는 low로 준 후, 클럭을 인가하였다. 실험의 truth ... -bit Shift Right Register 회로이다. Part 2 실험과 비슷하지만 그 회로에서 SER과 QE를 연결하였다. 처음에는 초기화를 시키고, A, B에 HIGH ... 실험에서 구성한 회로와 Bread board 상의 위치만 조금 다르고, 회로 구성방법은 일치하였다. 결선도에서는 LED와 저항 부분을 기호로 표시하였다.? Part 1에서는 6

  리포트 | 4페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

  다운로드 장바구니
• 

  [논리회로실험] 실험6. ALU kit

  과 목 : 논리회로설계실험과 제 명 : ALU_Kit담당교수 : 김종태 교수님학 과 :학 년 :학 번 : 2011314243이 름 :제 출 일 : 2013.05.07 ... 한다. 이전 실험에서는 carry in까지 고려했지만 이번 실험에서는 고려하지 않았다.② 논리연산 : 논리회로에서 배우는 연산이다. 즉, 'AND', 'OR', 'XOR', 'NOT ... ), 시프트연산을 수행하는 회로를 말한다. 이번 실험에는 총 11개의 state를 사용하여 11가지의 연산을 수행하는 ALU를 설계했다.Design① Describe what your

  리포트 | 25페이지 | 2,000원 | 등록일 2014.03.22

  다운로드 장바구니
• 

  [논리회로실험] 실험7. shifter

  과 목 : 논리회로설계실험과 제 명 :VHDL을 이용한 순차회로설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.05 ... ..Introduction이번 실험에서는 VHDL을 이용하여 순차회로를 설계하였다. 자세히 이야기 하자면 여러 가지 shifter를 설계하였다. 이번에 설계한 shifter는 'Circular ... 하는 shifter를 설계하였다. 이번 실험을 통해서 asynchronous reset을 사용하면서 asynchronous reset에 대한 이해도 할 수 있었다.Design①

  리포트 | 14페이지 | 2,000원 | 등록일 2014.03.22

  다운로드 장바구니
• 

  [논리회로실험] 실험11. 디지털 클락

  과 목 : 논리회로설계실험과 제 명 : 디지털 시계 설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.06.11.Introduction이번 ... display를 통해 확인한다. 추가적으로 LCD창을 통해서도 확인해본다. 이번 실험을 통해서 분주회로에 대해 복습하고, 간단한 순차회로 설계에 대해 학습할 수 있다. 그리고 7-s ... 실험에서는 VHDL을 이용하여 간단한 디지털 시계를 설계한다. 알람이나 타이머 같은 기능은 없이 순수하게 시간의 흐름만 확인할 수 있는 시계이다. 시계는 7-segment

  리포트 | 19페이지 | 2,000원 | 등록일 2014.03.22

  다운로드 장바구니
• 

  논리회로실험 예비보고서1 Basic Gates

  1. Basic Gates실험목적? Logic gates의 종류에 대해 알아보고, gate를 이용하여 회로를 구성하는 것에 익숙해진다.? Gate를 이용하여 회로를 구성 ... 알아본다.실험이론? Logic gates디지털 회로의 가장 기본적인 요소로써 대부분이 두 개의 입력과 하나의 출력으로 구성된다. 처리하는 데이터에 따라서 각 단자는 2진수 상태가 되 ... 다는 것이다. 이 Boolean algebra로 포현된 식이 바로 Boolean equation이다.? De Morgan 법칙논리회로에서 De Morgan 법칙은 AND 연산자

  리포트 | 14페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

  다운로드 장바구니
• 

  [논리회로실험] 실험8. counter

  과 목 : 논리회로설계실험과 제 명 : Binary/gray counter 설계담당교수 : 김종태 교수님학 과 :학 년 : 3학 번 :이 름 :제 출 일 : 2013.05.21 ... .Introduction이번 실험에서는 VHDL을 이용하여 Finite State Machine의 한 종류인 counter를 설계하였다. 이번에 설계한 counter는 'Binary ... /gray Counter'이다. 즉, Clock이 rising edge일 때마다 지정해준 모드에 맞는 count를 수행하는 counter를 설계하였다. 이번 실험에서도 통해서

  리포트 | 17페이지 | 2,000원 | 등록일 2014.03.22

  다운로드 장바구니
• 

  논리회로설계실험 프로젝트 라인트레이서

  논리회로설계 프로젝트 설계 보고서1. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.line tracer 가 적외선 센서 ... 게 입력하면 스테핑 모터의 회전속도를 빠르게 할 수 있다.■ 스테핑모터의 특징1. 간단한 개회로(open loop)에서의 고정밀의 위치 제어가 가능하다.2. 기동, 정지의 특성과 응답 ... 할 수 있다.이번 실험에서는 ROM중에서도 프로그래밍이 가능한 PROM을 이용해 프로그래밍 한다.■ PROM(Programmable Read-Only Memory)입력 신호들이 인가

  리포트 | 13페이지 | 2,000원 | 등록일 2015.04.17

  다운로드 장바구니
• 

  디지털논리회로실험(Verilog HDL) -BCD counter, HEELO shifter

  -Conditionally “execute” inside of always block< 중 략 >2.실험2.1 Part Ⅳ : BCD 카운터 설계◉실험목적 : 50-MHz clock

  리포트 | 6페이지 | 1,000원 | 등록일 2019.08.29

  다운로드 장바구니
• 

  아주대학교 논리회로실험 실험3 가산김.감산기 결과보고서

  this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험학 번:성 명 ... 한 연산을 하는 논리회로가 바로 전가산기이다.실험 31) 반감산기logic diagram결선도x=0, y=0x=0, y=1x=0, y=02) 진리표입력출력ABB(내림수)D(차 ... 수)*************1013) 분석이 실험은 반가산기의 회로를 미리 설계하였다. 그리고 그 예상 값을 구해와 실제로 회로를 구성하고 결과를 예상 값과 비교 해보았다. 결과

  리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

  다운로드 장바구니
• 

  기초전자회로실험1- 디지털공학 실험 논리게이트 1.2 예비 자료

  [표 4-1]입력출력ABX001011101110[표 4-2]입력출력ABX001010100110[표 4-3]입력출력AX0110[표 4-4]입력출력AX0110[표 4-5]입력출력AX0011[표 4-6]입력출력ABX000010100111[표 4-7]입력출력ABX0000111..

  리포트 | 6페이지 | 1,500원 | 등록일 2019.03.24 | 수정일 2019.03.29

  다운로드 장바구니
• 

  <논리회로실험>D래치와D플립플롭

  )에서 DC레벨을 관찰할 수 있을 것이다.그림 8. D플립플롭 테스트 회로그림 9. D플립플롭 테스트 회로 구성그림 10. D플립플롭 펄스 발생기 1 kHz2.2 실험 결과2.2.1 D래치 ... . D래치 회로 구성D래치는 Gated SR 래치(또는 Enabled SR 래치)에서 입력 S의 역(Inverse) R을 구현시키기 위해, 단순히 인버터를 추가한 것과 같다.1.2 ... 부품적색 LED, 녹색 LED, 7400 NAND게이트, 7404 인버터, 7474 D플립플롭, 330Ω 저항 2개, 1.0kΩ 저항 2개그림 6. 실험에 사용된 부품Ⅱ. 본 론2

  리포트 | 4페이지 | 1,500원 | 등록일 2015.12.14

  다운로드 장바구니
• 

  <논리회로실험>J-K플립플롭

  2.1 실험 과정: J-K 에지-트리거 플립플롭그림 4의 회로를 구성하여라. LED는 결과 논리를 보기 위한 것이며 출력이 LOW일 때 ON이 된다. PRE과 CLR는 비활성 레벨 ... 된다. 그림 7은 74LS76안에 있는 두 개의 플립플롭을 사용한 리플 카운터를 보여주고 있다. 회로를 구성하고 실험 결과에Q _{A}와Q _{B} 출력을 그려라.그림 72.2 실험 ... 으로 그림 13 모의실험. 입력 J(HIGH)-K(LOW), 출력 Q=LOW (녹색LED ON)- 회로 테스트 관찰:회로 구현 시 나타날 반응 토글과 같을 것이라고 예상했다. Q가 계속

  리포트 | 4페이지 | 1,500원 | 등록일 2015.12.15

  다운로드 장바구니
• 

  논리회로실험) ALU 결과레포트

  결 과 보 고 서12 주차실험 11 : ALU1. 실험 과정- 본 실험의 목적은 ALU 회로의 논리와 특성을 이해하고, 그 이론을 바탕으로 실험을 통해 ALU 회로를 익히는 데 ... 있다. 실험은 Quartus II를 이용하여 회로를 구현하고, FPGA 에 연결하여 회로 결과를 확인하고 Modelsim을 이용하여 파형을 확인한다.* 본 실험에서는 ALU 회로 ... 를 구현하기 위해 Quartus II을 이용하여, 회로를 주어진 그림과 같이 구현하고 Modelsim과 DE2 - 115 에서의 동작을 확인한다. ALU 회로는 지난 실험

  리포트 | 11페이지 | 2,000원 | 등록일 2014.01.06

  다운로드 장바구니