"회로 설계" 검색결과 201-220 / 21,711건

• 

  홍익대학교 집적회로설계 최종프로젝트

  1.1. Project 개요Project는 다음과 같은 방식으로 진행하였다. 먼저 설계를 용이하게 만들기 위한 P, NMOS의 Width 비율을 결정하였다. 두번째로 D-Flip

  리포트 | 21페이지 | 4,000원 | 등록일 2023.01.16

  다운로드 장바구니
• 

  [예비] 설계실습 6. Common Emitter Amplifier 설계 (중앙대/전자회로설계실습)

  Emitter 저항을 삽입한 Common Emitter Amplifier 설계* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.위 회로와 같이 emitter저항을 사용 ... V/V이며 emitter 저항 사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가한다.2. 준비물 및 유의사항Function Generator ... Variable Resistor 가변저항 100kfl5개Variable Resistor 가변저항 500 Q 2개Capacitor 10 uF 3^H3. 설계실습 계획서3.1

  리포트 | 7페이지 | 1,000원 | 등록일 2021.03.09

  다운로드 장바구니
• 

  디지털집적회로 inverter 설계도 및 시뮬레이션 결과

  Digital Integrated Circuits0. Description of my designThere are various type of inverters, resistive-load inverter, NMOS-load inverter, Complimentary ..

  리포트 | 9페이지 | 2,500원 | 등록일 2023.01.30

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 12 Stopwatch 설계 예비 리포트

  보았다.실험결과:설계실습 방법에 나온 stopwatch 제작 과정 중, 12-4-1 ~ 12-4-4에 필요한 회로 결선도를 그리시오. 단, 회로도를 그릴 때, VCC, GND 연결 ... 설계실습 12. Stopwatch 설계요약: vpulse를 CLR 10진 카운터와 100진 카운터를 만들었고 그 후에 10진 카운터 3개를 연결하고 가운데의 카운터를 6진 ... 으로 만들어 시계처럼 동작하는 회로를 만들었고 이 결과를 7segment에 연결하여 stopwatch를 만들었고 stop/restart, reset기능을 추가했다.서론: 회로에서 카운터

  리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  (RF회로 레포트)고정, Z0 단일 스터브 정합회로의 설계

  정합회로 구조A직접 설계(A경로, B경로)BCAD프로그램 을 이용한 설계(A경로, B경로)C정합회로 lay-outD고정-Z0 단일 스터브 정합회로의 설계(1)(A) 부하 ... – 스터브 – 전송선 구조[B) 부하 – 전송선 – 스터브 구조고정-Z0 단일 스터브 정합회로의 설계(2)[A] 부하 – 스터브 – 전송선 구조 임피던스 정규화 파장 λ구하기고정-Z0 ... 단일 스터브 정합회로의 설계(3)ZLZS*=Zin고정-Z0 단일 스터브 정합회로의 설계(4)ZS*=ZinZL고정-Z0 단일 스터브 정합회로의 설계(5)A경로 개방스터브 사용시고정-Z

  리포트 | 20페이지 | 5,000원 | 등록일 2020.12.31

  다운로드 장바구니
• 

  아날로그 및 디지털회로 설계 실습 실습9_4-bit Adder 회로 설계_결과보고서

  1. 목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.2. 요약AND, OR, NOT gate를 이용하여 2-단계 전가산기 회로를 설계 ... 하고 Switch를 통해 입력을 변화시키며 결과를 관찰하였다. 출력단에 LED를 추가하여 출력을 확인하였다. 또한 전가산기 회로를 XOR gate를 이용하여 설계하고 입력을 변화 ... 와 Karnaugh 맵은 다음과 같다.4. 설계 실습 내용 및 분석9-4-1 설계한 전가산기 회로의 구현(2-level 로직 회로) 설계실습계획서에서 그린 2-단계 전가산기 회로

  리포트 | 11페이지 | 1,000원 | 등록일 2024.08.27

  다운로드 장바구니
• 

  전자회로설계 브리지정류기 다이오드 클리핑 클램핑회로

  * 커패시터 없는 경우Vpp=2Vp 이고 Vp= Vrms이므로 이러한 식을 통해서Vpp(35.626V)->Vp=(17.81V) ->Vrms(12.59V) 값을 얻었고 회로 ... 을 얻었다.Vout(pp) = 16.515V -> Vout(p) = Vout(pp) = 8.26V2부 다이오드 클리핑 회로function generator를 사용해서 주파수 1

  리포트 | 11페이지 | 1,500원 | 등록일 2020.10.23 | 수정일 2021.04.15

  다운로드 장바구니
• 

  전자회로설계 및 실습6_설계 실습6. Common Emitter Amplifier 설계_예비보고서

  (  )이 -100 V/V이며 emitter 저항 사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가한다.2. 준비물 및 유의사항Function

  리포트 | 6페이지 | 1,000원 | 등록일 2024.09.16

  다운로드 장바구니
• 

  전자회로설계 및 실습8_설계 실습8. MOSFET Current Mirror 설계_예비보고서

  1. 목적N-Type MOSFET 을 이용하여 특정 Reference 전류가 흐를 수 있는 단일 Current Mirror와 Cascode Current Mirror를 설계 및

  리포트 | 5페이지 | 1,000원 | 등록일 2024.09.16

  다운로드 장바구니
• 

  [예비] 설계실습 8. MOSFET Current Mirror 설계 (중앙대/전자회로설계실습)

  Current Mirror 설계* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.그림 1의 회로와 같이 Current Source에서 M1 ,M2로는 2N7000 ... 1. 목적N-Type MOSFET을 이용하여 특정 Reference 전류가 흐를 수 있는 단일 Current Mirror와 CascodeCurrent Mirror를 설계 및 측정 ... 와이어 키트 : 1개MOSFET : 2N7000 :4개저항 (1 kQ, 1/2W) 4개가변저항 (1 kQ, 10 kQ, 1/2W) 2개3. 설계실습 계획서3.1 단일

  리포트 | 6페이지 | 1,000원 | 등록일 2021.03.09

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 10 조합논리 회로의 예 (7-segmentDecoder 회로 설계) 예비 리포트

  설계실습 10. 조합논리 회로의 예(7-segmemt/Decoder 회로 설계)요약: 이번 보고서에서는 조합논리회로를 학습했다. 7-segment/Decoder 진리표를 완성 ... 했으며 진리표를 통해 Karnaugh과 간소화 된 형태의 불리언 식을 구했다. 그 후에 Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계했다.서론: 7-s ... 을 구해 7-segment/Decoder회로를 설계하는 실험을 했다.실험결과:7-segment/Decoder 진리표아래 7-segment/Decoder 진리표를 작성한다.입력출력

  리포트 | 4페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  [전기회로설계실습 결과보고서] 공진회로(Resonant Circuit)와 대역여파기 설계

  설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계요약: RLC 직렬회로 설계에서 Q=1인 경우, 1.04 kΩ 저항을 사용하였다. 이 회로에서 저항 ... -stop filter로, L은 HPF로, C는 LPF로 비슷하게 작용했다. RLC 직렬회로 설계에서 Q=10인 경우, 필요한 저항은 100 Ω이지만 가변저항으로 구현이 불가능 ... %)이다. RLC 병렬회로 설계에서 첫번째로 0.990 kΩ 저항을 사용하였고 Q는 1.02였다. 이 회로에서 저항은 Band-stop filter 역할을 수행했다. 공진 주파수

  리포트 | 21페이지 | 2,500원 | 등록일 2020.12.24

  다운로드 장바구니
• 

  중앙대 전자회로설계실습 Voltage regulator

  ⎕실험목적: 전파정류회로를 이용하여 교류전원으로부터 직류전압을 얻는 기본적인 직류전압 공급기 (DC power supply)를 설계, 구현, 측정, 평가한다.⎕실험에 대한 요약1 ... ) 구현: 전해콘덴서는 미리 단락해서 방전시킨 후에 충전방향을 예상해서 극성에 맞게 연결하여 위의 회로를 구성한다.(이때 실습계획서에서 설계한 값을 사용한다.) A와 B사이의 전압 ... . 다이오드 4개와 캐패시터, 저항, 변압기를 사용하여 브레드보드에 전파정류회로를 구현합니다. 2. 변압기 비율에 따른 입출력 파형의 크기를 관찰하고 이 비율을 계산값에 이용

  리포트 | 8페이지 | 1,000원 | 등록일 2022.08.27

  다운로드 장바구니
• 

  중앙대 전기회로설계실습 11 공진회로(Resonant Circuit)와 대역여파기 설계

  설계실습계획서설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계전기회로설계실습(35792)1. 실험목적RLC 공진 회로를 이용한 Bandpass ... %) 2개가변저항 (20㏀, 2W급) 2개커패시터 10㎋ ceramic disc 2개인덕터(10mH) 5% 2개3. 설계실습 계획서3.1 RLC 직렬회로에서 R에 걸리는 전압을 출력이 ... , Bandstop filter를 설계, 제작, 실험한다.2. 실습준비물-기본 장비 및 선Function generator : 1대DC Power Supply(Regulated DC

  리포트 | 7페이지 | 1,000원 | 등록일 2020.09.29

  다운로드 장바구니
• 

  [전기회로설계실습 결과보고서] Thevenin 등가회로 설계

  설계실습 4. Thevenin 등가회로 설계요약: 원본 회로에서 부하저항인 에 걸리는 전압은 0.326 V이고 오차율은 0.617%이다. 또한 이를 통해 부하에 흐르는 전류 ... 를 계산하면 0.997 mA이며 오차율은 1.63%이였다. Thevenin 등가회로를 설계하기 위해 원본회로의 부하에 대한 등가전압, 등가저항을 측정을 했다. Thevenin 등가전압 ... 된 고정저항 소자들이 완벽히 이론값과 똑같지 않기 때문이다. 이후 실제 Thevenin 등가회로를 설계 후 부하에 대한 분석을 진행했다. 가변저항을 통해 를 표현하고자 했다. 측정

  리포트 | 10페이지 | 2,000원 | 등록일 2020.12.24

  다운로드 장바구니
• 

  아날로그 및 디지털회로 설계 실습 실습9_4-bit Adder 회로 설계_예비보고서

  9-1. 목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다. 9-2. 준비물 및 유의사항부품저항 330Ω, 1/2W, 5% : 10개

  리포트 | 4페이지 | 1,000원 | 등록일 2024.08.27

  다운로드 장바구니
• 

  [A+결과레포트, 전자회로설계실습]5.Oscillator설계

  전자회로설계실습 결과보고서5. Oscillator 설계1. 요약2. 서론3. 설계실습 내용 및 분석3.1 Oscillator 설계3.2 β의 영향3.3 R의 영향4. 결론1 ... 을 확인하는 실험을 하였다.회로도를 따라 설계하였고, 출력을 관측한 결과 파형은 PSPICE와 유사하였다. 하지만 끝 부분이 증가하는 모양을 띄어 왜곡되었는데, 원인은 TIME ... . 요약positive feedback을 이용하여 직류전압을 인가 받으면 일정한 주파수를 가진 펄스를 출력하는 Oscillator를 설계하고 각 저항 값들을 변화시켜가면서 의 출력 값

  리포트 | 12페이지 | 2,000원 | 등록일 2020.11.26

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 병렬 직렬 변환회로 설계 verilog

  시킨다. 따라서 병렬 입력을 갖는 시프트 레지스터를 이용하면, 병렬로 입력된 데이터를 매 클럭마다 1비트씩 출력시키는 병렬-직렬 변환회로도 설계할 수 있다. 이 실습을 통해 시프트 레지스터 ... 의 동작과 이를 응용한 설계에 대해 알아본다.2. 코드1) Shift_Register.vmodule Shift_Register(clk,load,rst,din,sin,sout,qout

  리포트 | 3페이지 | 1,000원 | 등록일 2021.03.24

  다운로드 장바구니
• 

  (RF회로 레포트) 고정- 길이 단일 스터브 정합회로의 설계

  리포트 | 2페이지 | 5,000원 | 등록일 2020.12.31

  다운로드 장바구니
• 

  [전기회로설계실습] 설계 실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계

  설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계요약 : 본 실험은 건전지의 출력저항과 DMM의 입력저항을 측정하는 회로를 설계, 제작, 측정하고 DC Power ... 한 실험이 이루어졌다. DMM의 입력저항이 회로의 저항 크기에 비해 충분히 크지 않다면 부하효과에 의해 측정전압이 실제 전압값보다 작아져 큰 오차율을 나타낼 수 있음을 확인 ... V 건전지의 내부저항은 1Ω을 넘지 않을것이라고 생각했다. 현실 회로에서 내부저항을 고려하기 위해서 측정값이 정확한지에 대한 판단이 먼저 이루어져야 한다고 생각하였다. 건전지

  리포트 | 11페이지 | 1,500원 | 등록일 2023.08.18

  다운로드 장바구니