"가산기" 검색결과 201-220 / 10,949건

• 

  PSpice 레포트(디코드, 반가산기, 전가산기)

  Report________(반가산기, 전가산기, 디코드)컴퓨터응용해석 및 실습전기공학과20072955- 디코드 -입력 A입력 BPeriod[sec] : 80msOn time[s ... 고 11입력이면 X4가 1이 나오게 하는 상태들을 보기위해서 이론적인 내용을 실험으로 증명해 보았다.- 전가산기 -입력 A입력 B입력 CinPeriod[sec] : 40msOn time ... 있다. 실수로 선을 잘못연결해서 값이 안 나와 당황해한 적이 있었다.- 반가산기 -입력 A입력 BPeriod[sec] : 40msOn time[sec] : 20msInitial

  리포트 | 5페이지 | 1,000원 | 등록일 2010.04.06

  다운로드 장바구니
• 

  반가산기,전가산기,반감산기,전감산기

  0. 실험목적기본 연산 회로인 가산기와 감산기의 구성을 이해하고 실험을 통하여 동작을 확인한다. 또한 기본게이트를 사용하여 가산기 및 감산기를 구성해보고 결과를 측정해본다.1 ... . 이론. 반가산기(HA: Half Adder)1비트 데이터 2개를 합하는 것이 반가산기이다. 1비트 데이터 2개를 덧셈하는 방법은 다음과 같다.ABSC*************101표 ... 반가산기 진리표1+1의 덧셈일 때만 답이 2비트가 된다. 이 덧셈의 경우 합은 0이고 한 자리 위로 1이 자리올림된 것으로 생각할 수 있다. 그렇다면 반가산기의 진리표는 다음

  리포트 | 5페이지 | 1,500원 | 등록일 2010.06.18

  다운로드 장바구니
• 

  비반전·반전증폭기, 가산 증폭기 결과보고서8(한기대 전자회로실습)

  실험 결과 보고서ⅸ- 비반전·반전증폭기, 가산 증폭기담당교수조현찬 교수님학 번이 름제 출 일2012. 11. 28(A) 비 반전 증폭기◆ 부품 선정부품명선정이유UA741 - 1개 ... ⑤- {82kΩ} over {10kΩ} =-8.2(C) 가산 증폭기◆ 부품 선정부품명선정이유UA741 - 1개실험 조건10kΩ - 3개◆ 결과 파형 및 분석- Vcc = 10V ... }(p-p)0V80mV◆ 가산 증폭기 결과 파형 분석일반적인 가산 증폭기의 구조이다. 강의 자료도 같은 구조로 이루어져 있다. Vo = V1 + V2에 대한 증명을 하면 다음과 같

  리포트 | 15페이지 | 1,000원 | 등록일 2016.11.20

  다운로드 장바구니
• 

  가산기 및 감산기

  기초전자공학 실험21. Title1. 가산기 및 감산기2. Name3. Abstract실험1)1. 반덧셈기 불 함수식의 회로를 설계하고 동작을 검증한다.2. FPGA보드를 사용 ... 하여 회로도를 작성하고 보드상에서의 동작을 확인한다.4. Background1) 반가산기 회로이진법으로 한 자리수인 두 개의 수 A와 B를 더하면 아래와 같이 네가지 경우가 생긴다.AB답 ... 을 수행할수 있는데 이를 반가산기 회로라 부른다.그림 반가산기 회로2) 전가산기 회로가산기에 입력되는 두 개의 변수가 2비트 이상일 경우에는 아래 자리에서 발생되는 올림수 까지 고려

  리포트 | 18페이지 | 2,000원 | 등록일 2009.05.28

  다운로드 장바구니
• 

  전가산기와 전감산기

  1. 실험 목적1) 전가산과 전감산의 산술연산을 수행하는 전가산기와 전감산기의 회로 구성 방법을 학습한다.2. 실험계기 및 부품▶ CRO- 1대▶ 전원 (5 V, 50 ㎃)- 1 ... 의 한 기능을 담당하는 구성요소가 되고, 이들이 모여 컴퓨터가 되는 것이다. 조합논리회로 중에서 두 개의 2진수를 더해주는 논리회로를 가산기라 한다. 컴퓨터에서 기본연산인 덧셈 ... 을 가능하게 하는 조합논리회로인 가산기에는반가산기와 전가산기가 있다.2) 반가산기- 반가산기는 2진수 1자리의 덧셈을 가능하게 하는 회로로서, 자리올림을 고려하지 않는 회로이다, 즉

  리포트 | 5페이지 | 1,000원 | 등록일 2010.05.23

  다운로드 장바구니
• 

  전가산기와 전감산기 결과

  (결과) 실험 8·10. 5. 4(일)전가산기와 전감산기정보통신전자공학부20060688 박!!!!□ 실 험 고 찰1. 전가산기의 진리표에 대해 실험 1, 2, 3의 전가산기 실험 ... 값을 비교하시오. 여러분의 실험값을 논의하시오. 다음 회로에 대해 전가산기의 출력을 구하는 원리를 설명하시오.(a) 실험 1과 2의 회로(b) 실험 3의 회로2. 실험 2에서 전 ... 가산기의 C0는 올바른 결과를 나타내었는가? 또 실험회로가 다음의 부울 대수식과 등가임을 설명하시오 (힌트: 카르노 맵을 이용하시오).YCX*************101113. 전

  리포트 | 4페이지 | 1,000원 | 등록일 2011.04.25

  다운로드 장바구니
• 

  전기전자회로실험 가산기만들기

  고 don ’ t care 조건 을 다루는 예를 실습한다 . 조합논리회로의 설계의 실례로 덧셈기 ( 가산기 ) 의 회로 를 구현해 본다 . 반가산기와 전가산기의 기본동작 이해 및 실제 ... 를 더하는 회로 를 말한다 . 4. 가산기 ( Adder ) C 2 A = B = C 1 C 0 A 3 A 2 A 1 A 0 B 3 B 2 B 1 B 0 = 1 0 1 1 = 1 0 ... 0 1 0 1 1 + S 3 S 2 S 1 S 0 C 3 = 1 0 1 0 0 올림수 Carry 발생올림수 없이 단지 두수만을 더하는 가산기 반가산기 ( Half Adder ) 0

  리포트 | 35페이지 | 2,000원 | 등록일 2012.11.01

  다운로드 장바구니
• 

  가산기 회로 실험 보고서

  1. 실험제목- 가산기회로2. 실험목적- 가산기와 감산기의 원리를 이해한다.- 반가산기와 전가산기의 구성 및 동작원리를 이해한다.3. 실험장비 및 부품- 100Ω 저항 2개 ... 0874LS324. 이론- 가산기가산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집 ... 적 회로로 설계되어서 다양한 기능을 가지는 것이다. 입력신호 전압의 덧셈을 출력하는 디지털 회로를 가산 회로라고도 부른다.▷ 가산기의 종류① 반가산기반가산기는 이진수의 한자리수

  리포트 | 7페이지 | 1,000원 | 등록일 2011.10.22

  다운로드 장바구니
• 

  디지털로직실험/최신 디지털 공학 실험 11 가산기와 크기비교기

  실험 11가산기와 크기 비교기실험 목표4비트 2진/Excess-3 코드 변환기의 설계, 구현 및 테스트.오버플로우(overflow) 검출이 가능한 부호 있는 가산기의 설계.사용 ... 부품7483A 4비트 2진 가산기7485 4비트 크기 비교기7404 6조 인버터LED 5개4조 DIP 스위치 1개저항: 330Ω 5개, 1.0kΩ 9개이론 요약이번 실험에서는 두 ... 가지 중요한 MSI 회로인 4비트 가산기(adder)와 4비트 크기 비교기(magnitude comparator)에 대해 소개한다. 7483A는 룩-어헤드 캐리(look-ahead

  리포트 | 18페이지 | 1,000원 | 등록일 2014.06.29

  다운로드 장바구니
• 

  4비트 전감가산기 설계결과보고서

  설계2 결과보고서 2009069160 김기훈1. 간단한 이론 분석1) 4비트 전가산기 설계- 이진수의 한자리수을 연산하고, 하위의 자리올림수 입력을 포함하여 출력한다. 하위 ... 의 자리올림수 출력을 상위의 자리올림수 입력에 연결함으로써 임의의 자리수의 이진수 덧셈이 가능해 진다. 하나의 전가산기는 두개의 반가산기와 하나의 OR로 구성된다. 입력이 3개 존재해서 ... (S), 자리올림수 출력 (C)의 관계를 보여주는 진리표는 다음과 같다.ABXCS0*************101110100011011011010111112) 4비트 전가산기- 전

  리포트 | 4페이지 | 1,000원 | 등록일 2014.06.03

  다운로드 장바구니
• 

  논리회로실험) 가산기 및 감산기 예비보고서

  예 비 보 고 서10 주 차실험 9 : 가산기 & 감산기1. 실험 목적- 반가산기와 전가산기의 논리와 회로를 이해한다.- 반감산기와 전감산기의 논리와 회로를 이해한다.2. 기본 ... 실험 이론* 가산기와 감산기란 무엇인가 ?1 ) 가산기( Adder )란 ?- 가산기는 adder 그대로 더해짐의 원리를 가지고 있는 가산회로이다. 가산기는 게이트에 의해 출력 ... 되는 부울 대수의 값이 입력 값에 의해서 정해지는 조합논리 회로이다. 사칙연산을 수행함에 있어서 가산기는 더해짐의 원리를 가지고 있는데, 일반 입, 출력에서의 값을 덧셈하고, 곱셈

  리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

  다운로드 장바구니
• 

  실험3.반가산기,가산기

  0. 실험관련내용(이론). 반가산기0) 컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위해 사용되는 논리 회로의 일종으로 반가산기는 2개의 디지털 입력(비트)을 받고, 2개의 디지털 ... 출력(비트)을 생성한다. 즉, 표와 같이 덧셈해야 할 2개의 비트를 받아서 2개의 출력, 즉 합(sum)과 자리 올림 비트(carry bit)를 생성한다. 반가산기는 이와 같이 ... 하는 것은 전가산기의 기능이다.※ 회로상으로 덧셈 및 뺄셈 연산에서 가장 기본이 되는 회로이다.입력출력ABCD*************101위 진리표를 보고 K-map을 사용하여 부울

  리포트 | 4페이지 | 1,500원 | 등록일 2008.05.25

  다운로드 장바구니
• 

  [대충] 결과 가산기와 ALU 그리고 조합논리회로 응용

  디지털공학실험(결과보고서)실험 : 가산기와 ALU 그리고조합논리회로 응용◆실험가. 2개의 입력과 출력을 표시하고 ALU를 이용하여 16진 가감산 결과를 확인하는 실험을 해 보

  리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

  다운로드 장바구니
• 

  [대충] 예비 가산기와 ALU 그리고 조합논리회로 응용

  디지털공학실험(예비보고서)실험 : 가산기와 ALU 그리고조합논리회로 응용1. 실험 목적반가산기와 전가산기의 원리를 이해하고, 설계를 통해 조합논리회로의 설계방법을 공부한다.상용 ... 를 출력하는 가산기를 반가산기라고 하며, 이때 두 개의 수 A, B를 합해서 나온 합과 자리올림이 발생한다.②전가산기두 개의 이진수와 아래 자리에서 발생한 자리올림수를 더해주는 회로 ... 를 전가산기라 하며, 3개의 입력과 2개의 출력을 가진다.③산술논리 연산장치(ALU)●산술논리 연산장치ALU는 사칙연산을 비롯하여 여러 가지 산술 및 논리연산 기능을 하나의 MSI

  리포트 | 4페이지 | 1,000원 | 등록일 2015.01.17

  다운로드 장바구니
• 

  [논리회로]전가산기,반가산기

  반가산기/전가산기1)반가산기반가산기란 컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위해 사용되는 논리 회로의 일종. 반 덧셈기는 2개의 디지털 입력(비트)을 받고, 2개의 디지털 ... 다.2)전가산기컴퓨터 내에서 2진 숫자(bit)를 덧셈하기 위한 논리 회로의 하나. 온 덧셈기라고도 한다. 전가산기는 3개의 디지털 입력(bit)을 받고, 2개의 디지털 출력(bit ... (result carry)를 생성한다. 컴퓨터는 전가산기를 반가산기라고 하는 2개의 입력 회로와 조합시켜, 동시에 4개 비트 또는 그 이상의 덧셈을 할 수 있다.

  리포트 | 1페이지 | 1,000원 | 등록일 2008.12.08

  다운로드 장바구니
• 

  모델심으로 전가산기 구현

  ASIC의개요 ASIC이란? Application Specific Integrated Circuit 특정의 용도에 쓰이도록 설계된IC로 최종 사용자의 목적에 한정해서 사용하도록설계된 IC (cf. 범용chip : 기억소자, Micro Processor…) ASIC 탄생..

  리포트 | 60페이지 | 2,000원 | 등록일 2010.04.15

  다운로드 장바구니
• 

  피스파이스를 이용한 8bit 가산기 설계(vlsi 텀프로젝트)

  VLSI 설계과제8비트 가산기 설계8Bit-Adder Design2014년 12월 11일INDEX1. 서 론1.1. 설계 목표1.2. 설계 과제 선정1.3. Time table ... 및 임무 분담2. 관련 이론2.1. 반가산기2.2. 전가산기 및 8비트 가산기3. 설계 과정(Netlist)3.1. 반가산기 설계3.2. 전가산기 설계3.3. 8비트 전가산기 설계 ... 4. 시뮬레이션 결과4.1. 반가산기 시뮬레이션4.2. 전가산기 시뮬레이션4.3. 8비트 전가산기 시뮬레이션4.4. 주파수 변화에 따른 회로 동작 상태 시뮬레이션(spec)4.5

  리포트 | 30페이지 | 10,000원 | 등록일 2015.06.23 | 수정일 2015.09.07

  다운로드 장바구니
• 

  디지털 시스템설계(16비트 일반가산기/CLA설계)보고서

  Generate문 병행 처리문에서는 component를 반복적으로 사용하기 위해서 generate문을 사용한다. generate문은 단순 반복생성을 위한 generate문(for-generate문)과 주어진 조건에 따라 여러 번 반복 처리하는 generate문(i..

  리포트 | 7페이지 | 1,000원 | 등록일 2016.02.01 | 수정일 2016.06.05

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험] MYCAD에서 진리표 형태로 전가산기(full-adder) 셀을 만들고 검증하시오.

  (1)MYCAD에서 진리표 형태로 전가산기(full-adder) 셀을 만들고 검증하시오.두 1비트를 더하는 계산을 할 수 있는 전가산기는 진리표를 바탕으로 구성하였다.X와 Y ... + ZXXYCinSCo0*************00110110010101011100111111위의 진리표로 ORCAD에서 전가산기 셀을 만든 후 시뮬레이션을 통해 검증하였다.전가산기 ... 의 심볼10ns간격으로 입력을 바꿔서 넣었으며 검증결과 진리표대로 결과가 출력되어 정상적으로 기능하는 full adder임을 확인하였다.(2)위에서 생성한 전가산기 셀을 이용

  리포트 | 3페이지 | 1,500원 | 등록일 2019.12.09

  다운로드 장바구니
• 

  논리예비3 가산기와 감산기 (Adder & Substractor)

  실험 3. 가산기와 감산기 (Adder & Substractor)1. 실험목적Logic gates를 이용하여 가산기(adder)와 감산기(substractor)를 구성하여 동작 ... 을 확인해 보고 이를 통해서 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.2. 실험기기(1) Power Supply (5V DC 전압원)(2 ... 셈과 뺄셈에 대한 기본적인 개념(1) 가산기(adder)2개 이상의 수를 입력으로 하여 이들의 합을 출력으로 하는 논리 회로 또는 장치. 덧셈기 라고도 한다.(2) 감산기

  리포트 | 4페이지 | 1,000원 | 등록일 2012.12.23 | 수정일 2013.11.07

  다운로드 장바구니