파워포인트 
-
미리보기
소개
디지털 공학!!
각종 논리소자를 이용하여 디지털 공중전화 구현!!
개념 설명!
회로도 및 작품 구동 동영상 첨부~목차
개념도
동작설명
작품 사진 및 설명
부품 리스트
회로도
제작 후기본문내용
전화번호입력부의 카운터 부분의 채터링 발생
카운터 부분의 지연회로 사용
(NOT GATE이용, 컨덕터 이용)
잔여시간 카운터부분에서 초기값이 00이 되면
CLEAR값으로 인한 추가 카운팅 불가 -> 초기값60지정
트랜지스터를 스위치로 이용할 예정이었으나
베이스 전압(오프셋전압)설정의 어려움->증폭기로 사용
7404 IC 불량으로 인해 FND 두개가 한번에 작동됨
-> IC 교체참고자료
· 없음태그
-
자료후기
Ai 리뷰지식판매자의 자료는 항상 기대 이상의 정보를 제공합니다. 특히 학업에도 활용할 수 있어 매우 만족스럽습니다. 여러분께도 추천합니다!
-
자주묻는질문의 답변을 확인해 주세요
꼭 알아주세요
-
자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다. -
해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.
파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치 파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우
함께 구매한 자료도 확인해 보세요!
-
디지털 논리 회로 텀 프로젝트 디지털 공중전화
16페이지
1. Project 목적 ⧠ 디지털 논리회로 설계 및 실습 과목의 term project 구현 ⧠ 칩의 기능과 논리구조의 이해 ⧠ 지금까지 학습한 내용들을 복합하여 하나의 작품에 응용 및 구현 2. 작품 개요 2.1 Motive 지금까지 학습한 내용을 복습할 수 있으면서 실생활과 연계하여 흥미를 유발할 수 있는 작품.. -
디지털논리 VerilogHDL Project 결과보고서
10페이지
1. clk카운트 module clock_sec(clk, rst, real_A, enable_10sec); input clk, rst; output [16:0] real_A; output enable_10sec; reg [16:0] real_A; reg enable_10sec; always@(posedge clk or ne..
-
디지털 시계 회로 쿼터스 파일 포함(시계, 스탑워치, 알람, 윤달 기능 달력)
13페이지
■ 디지털 시계의 기능 ● 입력 ￭ CLK : 외부에서 제공하는 시스템 클럭으로 8MHz의 신호가 입력된다 ￭ SW1 : 시계, 달력, 스탑워치, 알람의 모든 변경 기능 ￭ SW2 : 각각 기능에서 설정 스위치, 단 스탑워치에서는 스탑워치의 start/stop 기능 ￭ SET : 각 모드별로 값을 증가시키고 스탑워치에서는 값을 초기화 ● 출력 .. -
VerilogHDL을 이용한 야구게임
7페이지
1. 개 요 디지털 회로의 규모는 날로 규모가 커지고 있으며 이에 일일이 손으로 chip을 설계하여 브레드 보드 위에서 검증한다는 것은 불가능한 일이 되었다. 이에 따라 디지털 설계 영역에서도 프로그래밍 언어와 같이 디지털 회로를 표현하는 표준 언어가 필요하게 되었고 이로 인해 HDL이 개발되었다. 우리는 이번 학기동안 Verilog HDL이라는 언어를..
문서 초안을 생성해주는 EasyAI
