고급전자회로실험 - JFET과 증폭기, MOSFET 특성 실험
- 최초 등록일
- 2008.05.04
- 최종 저작일
- 2019.04
- 8페이지/ 한컴오피스
- 가격 1,000원
소개글
13-1) JFET의 드레인 전류 ID 에 대한 VDS, VGS 의 효과를 결정
13-2) JFET의 드레인 특성을 실험으로 측정
13-3) JFET의 특성상의 차이점을 확인
13-4) 공통-소스 JFET 증폭기의 이득을 측정
14-1) MOSFET의 소스, 게이트, 드레인 등 세 단자 특성을 실험적으로 결정
14-2) MOSFET 증폭기의 바이어스 기법을 고찰
14-3) MOSFET을 사용한 소스 공통 증폭기의 전압이득을 측정
목차
1. 실험목적
2. 실험결과
3. 토의사항
※ 참고문헌
본문내용
<결과 및 분석>
: JFET의 ID는 게이트에 역바이어스를 걸어주어 조절이 가능하다. 게이트에 역바이어스를 걸어주게 되면 위의 그림 (b)에서와 같이 접합에서의 전계는 게이트 폭을 넓혀서 채널 폭을 줄이는 효과를 가져온다. 게이트에 걸리는 역바이어스의 크기가 충분히 크게되면 그림 (c)와 같이 게이트 폭이 넓어져서 채널이 사라지고, ID는 더 이상 흐르지 않게 된다. 위의 표를 통해서 이 사실을 확인할 수 있다. 게이트전압을 점점 증가시켜본 결과, VGS = -1.5가 되는 순간부터 ID는 VDS의 변화에 영향을 받지 않고 전혀 흐르지 않았고, 이를 통해 실험에 사용한 JFET의 cuttoff voltage( VGS(OFF) )는 약 -1.5V라는 사실을 알수 있다.
그리고 적당한 VGS값에서 ID는 VDS값에 따라 증가함을 볼 수 있다. 그러나 ID는 어느정도까지만 VDS에 비례하여 증가하다가 그 후로는 VDS의 증가에 영향을 받지 않고 거의 일정한 크기로 흐른다. 이렇게 VDS에따라 ID가 비례하여 증가하는 구간을 “저항영역”이라 하고, IDS가 거의 일정하게 흐르는 구간을 “포화영역”이라고 한다.
참고 자료
대학전자회로 실험 / 이승훈 교수님 외 3명 / 淸文閣
Microelectronic Circuits 5th Edition / Sedra, Smith / Oxford