up/down counter

*윤*

개인인증 판매자스토어

최초 등록일: 2006.11.23
최종 저작일: 2006.11; 6페이지/ 한컴오피스; 가격 1,000원

다운로드

장바구니

상세정보
자료후기 (1)
자료문의 (0)
판매자정보

소개글

실험 목적 ;
증계수, 감계수 및 증/감계수의 논리를 이해한다.

본문내용

원리 ;
증가 2진 카운터 sequence에서는 내부의 상태를 변화하는 과정이 출력되는 카운터가 요구되며 2진 카운터가 일반적으로 사용된다. 그러나 감소 2진 카운터 sequence를 통하여 진행하는 카운터도 필요할 때가 있다. 하나씩 증가 또는 감소하여 세는 데 사용될 수 있는 카운터는 Up/Down counter라 한다. 또한 Up/Down counter라 한다. 또한 Up/Down counter는 A/D(Analog-to-Digital convertsion)에 많이 사용된다.
4개의 플립플롭 2진 카운터는 16상태에서 0000, 0001, 0010, ... , 1111로 하나씩 증가한 후, 다시 0000으로 스스로 원위치로 돌아오는 구조를 up counter라 하고, 반대로 1111. 1110, 1101. ... , 0000에서 다시 1111의 순서를 갖는 구조를 down counter라 한다. 이 Up/Down counter의 구조는 아주 간단하다. 아래 그림 (a)에서처럼 각각의 플립플롭은 앞단의 플립플롭의 Q(A, B, C)로서 트리거된다. 이것은 up count sequence를 통하여 진행되는 간단한 2진 리플 카운터로 동작한다. 그림 (b)는 (a)와 반대로 down counter sequence를 통하여 동작하는 간단한 2진 리플 카운터이다.

참고 자료

없음

이 자료와 함께 구매한 자료

직렬 병렬 상호 변환 6페이지
[VHDL] 플리플롭(flip-flop), 카운터(COUNTER), 8진 카운터, 10진 카운터(c.. 9페이지
플립플롭을 이용한 10진, 12진 카운터 설계 실험레포트 17페이지
[전자회로실험] Flip flop과 counter(결과) 18페이지
동기식 카운터 6페이지

자료후기(1)

주의사항

환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류	중복자료	저작권 없음	설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우	다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함)	인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우	자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

논리회로설계실험 10주차 up down counter설계 7페이지

실습에서는 3-bit up-down counter를 Moore ... 의 3-bit up-down counter가 정상적으로 작동하는지 검증 ... 을 이용하여 3-bit up-down counter를 Moore
디시설, 디지털시스템설계 실습과제 8주차 인하대 6페이지

N bit binary up/down counter그림 SEQ 그림 ... down counter를 cascadable하게 구현했다. 우선 구현부 ... 에서는 hierarchical 하게 카운터를 구현하기 위해서 N bit binary up
업다운 카운터 verilog 설계 3페이지

,reset,up_down,cnt_out);input clk,reset ... ,up_down;output[3:0] cnt_out;parameter S0 ... 한다. BCD 카운터는 0에서 9까지 카운트하므로 앞에서 설계한 Up_down
인하대 fpga 4주차 latch, FF, counter보고서 14페이지

-flopRTL MAPtest_bench4bit-up counterRTL ... MAPtest bench4bit down counterRTL MAPtest
16진 동기 및 비동기 카운터 설계 3페이지

counter)와 내려세기 계수기(down counter) 등으로 구별 ... 는데, 귀환 반복한다 하여 고리계수기(ring counter)라고도 부르 ... 7476, SN7490의 회로도를 구현한다.2) TTL chip을 이용
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(결과) / 2021년도(대면) / A+ 17페이지

of this lab(1) [실습 1] 4-bit up counter ... 설계서 up counter로 동작한다. 장비 동작 확인 과정에서 s ... 로 표시) 차례로 count되는 up counter의 모습을 보였으며
시립대 전전설2 Velilog 예비리포트 7주차 17페이지

Machine(4) 8-bit up counter with a s ... ) 8-bit up counter with a synchrounous ... /O code converter(5) 74LS193A counter
9주차-실험19 결과 - 카운터 회로 6페이지

/down-counter들과 감산 및 가산 계수에 대한 동작을 확인해 볼 수 있었을 것입니다. ... 이번 실험은 동기식 카운터와 비동기 카운터, 그리고 Up/Down 카운터 ... 플립플롭 이용하여 up카운터를 설계
(완전 세세한 정리, 끝판왕) 시립대 전전설2 8주차 Lab08 예비 레포트 7-segment and Piezo Control, 전자전기컴퓨터설계실험2, 18페이지

-bit up-down counter의 출력 값을 FND Array에 표시 ... up counter의 출력 값을 single FND에 표시1 ... odesimulation(2) 실습2설계 조건Design counter
서울시립대학교 전전설2 8주차 결과레포트(코딩 성공적, A+, 10점 만점 11점) 30페이지

of Lab 64-bit up-down counter의 출력 값 ... 한 과정을 통해 4-bit-up-down counter를 구현할 수 있 ... Lab 04-bit up counter의 출력 값을 single FND
Counter 회로제작 (기초공학실습, KAIST) 8페이지

.[리플 counter][동기형 카운터]3. MOD N 카운터2진 카운터 ... +`0 BULLET 2 ^{1-1} `=`12UP 카운터로 이용할 때 ... Q를 다음 단의 클럭 펄스로 이용하게 되면 DOWN 카운터가 얻어진다
[서울시립대] A+ 전자전기컴퓨터설계2(mealy,moore,코드포함) 7주차예비레포트 14페이지

도 생성됨.응용 과제(총3문항)● 4-bit up counter를 설계하시오 ... 이 57번 핀에 배치되어있다.● Design a 8-bit up/down ... counter with synchronous reset-. You
디지털실험 15예비 up/down counter 8페이지

디지털실험 예비보고서실험 15. up/down counter실험 목적증 ... 감소하여 세는 데 사용될 수 있는 카운터는 Up/Down counter ... 라 한다. 또한 Up/Down counter는 A/D(Analog-to
서울시립대 전전설2 Lab-08 예비리포트 (2020 최신) 17페이지

-bit up-down counter의 출력값을 FND Array에 표시 ... 이 된다.3. 실험 방법[실습 1] 4-bit up counter의 출력 값 ... 으로 초기화(비동기)- Up/down mode change: 1kHz 클럭
시립대_전전설2_Velilog_예비리포트_7주차 14페이지

/O code converter(5) 74LS193A counter ... 곳에 Clock을 넣어주게 되면 DownCounter가 된다.A,B,C ... 화 되면 Output이 0이 된다.< Output >, : A, B, C
4bit binary up/down counter 10페이지

assut up/down counter is used to count from ... binary up/down counter If I'd like to ... design 5-bit binary up/down counter, I