[공학]래치와 플립플롭 동기 비동기카운터

소개글

래치와 플립플롭 그리고 동기형 카운터와 비동기형 카운터입니다.

목차

■ 래치(latch)와 플립플롭(flip-flop)
■ 비동기식 S-R 래치(latch)
■ 동기식 S-R 래치와 S-R 풀리풀롭
■ D 래치와 D 풀리풀롭
■ J-K 풀리풀롭
■ 카운터(counter)
■ 비동기형 카운터
■동기형 카운터

본문내용

■ 래치(latch)와 플립플롭(flip-flop)
래치와 플립플롭은 두 개의 안정 상태를 갖는 일종의 기억 회로입니다.
회로의 외부로부터 입력을 가하지 않는 한 본래의 상태를 유지할 수 있는 상태를 안정상태라 합니다.

래치는 레벨 트리거(level trigger)에 의해서 동작합니다. 따라서 래치는 1-상태인 동안 입력의 변화를 출력에 반영하게 됩니다.
풀리풀롭은 에지 트리거(edge trigger)에 의해서 동작하며 클럭 펄스가 나타나기 바로 이전의 입력이 출력에 반영되어 다음 클럭 펄스가 나타날 때까지 그 상태를 유지합니다.

■ 동기식 S-R 래치와 S-R 풀리풀롭
동기식 S-R 래치와 S-R 풀리풀롭 필요성은 컴퓨터의 기억 소자에 비동기식 풀리 풀롭을 사용한다면 시스템 내의 모든 풀리풀롭이 제각기 비동기적으로 동작하게 되므로 시스템의 제어 및 조작이 복잡하게 됩니다. 복잡성을 해소하기 위해서 클 럭 펄스라는 시간적인 신호를 도입하여 클럭 펄스에 맞추어 시스템 내의 모든 풀 리풀롭이 동시에 상태 변환을 하도록 만듭니다.
 동기식 동작은 클럭 펄스에 동기가 되어 동작을 하는 것을 의미 합니다.
 S-R 래치와 S-R 풀리풀롭의 차이점은 S-R 풀리풀롭 회로는 S-R 래치와 같지만 동작 특성이 S-R 래치와는 달리 클럭 펄스가 상승 또는 하강할 때만 입력 신호가 출력에 반영되어 다음 클럭 펄스가 나타날 때가지 그 상태를 유지 하게 됩니다.
회로도 특성표기호CP    S     R Q  0     ×    × 불변  1     0     0 불변  1     0     1 0(리세트)  1     1     0 1(세트)  1     1     1 금지 입력

참고 자료

없음