시립대 전전설2 A+ 6주차 예비레포트

소개글

Lab-06 Register and Counter
6주차 예비레포트에 대한 내용입니다.

목차

1. 서론
1.1. 실험 목적
1.2. 배경이론 및 개념

2. 사전 조사

3. In-Lab 실험 내용 및 예상 결과
3.1. 실험 내용
3.2. 예상 결과

4. 참고 문헌

본문내용

1. 서론
1.1. 실험 목적
 Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험.
 Flip-Flop, Register, SIPO, counter 등 다양한 순차회로를 설계
 Behavioral level modeling, Module instantiation을 이용한 Structural modeling방법 등을 익힘
 설계한 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작 실험

1.2. 배경이론 및 개념
1) Latch & Flip-Flop
 플립플롭 또는 래치는 1-bit의 정보를 보관, 유지할 수 있는 회로이며 순차회로의 기본요소이다.
 신호의 피드백을 이용하여 구현되며, 조합논리회로에 비해 이전 상태를 계속 유지하여 저장한다.
 플립플롭은 클럭신호의 순간 엣지에서 입력을 출력에 반영한다.
 래치는 입력되는 순간 바로 출력에 반영하기 때문에 플립플롭처럼 엣지의 시점을 결정하는 논리회로가 없어도 되므로 래치의 논리회로가 간단하다.
 디지털 시스템 설계에서의 회로를 구성할 때, 조합논리와 결합하여 순차회로의 기능을 구현하는 중요한 요소이다.
 플립플롭과 래치는 구조상 휘발성이다. 즉, 정보는 전원이 있을 때만 보관, 유지되며 전원이 차단되면 정보는 사라진다.

2) S-R Latch
 2개의 NOR 게이트로 구성된 래치

3) S-R Flip-Flop
 S-R 래치에 클럭을 추가한 회로

4) J-K Flip-Flop
 J=K=1인 조건을 제외하고, S-R 플립플롭과 동일한 상태를 제어함.
 J=K=1인 조건에서 플립플롭은 클럭의 신호에 대하여 항상 출력값을 반전시킴.

5) D Flip-Flop
 오직 하나의 데이터 입력을 가짐
 클럭이 발생하였을 때, 입력 D의 상태를 Q에 전달함

6) Register and Data transfer
 플립플롭은 데이터를 저장하는 용도로 많이 사용됨
 데이터: 숫자 값 또는 2진으로 부호화된 여러 종류의 값

참고 자료

전자전기컴퓨터설계실험II 강의 교안(Lab-06 Register and Counter)
전자전기컴퓨터설계실험II 강의 교안(HBE Combo II-DLD)
전자전기컴퓨터설계실험II 강의 교안(Verilog-HDL 문법)
[네이버 지식백과] 조합 회로 (컴퓨터인터넷IT용어대사전)
[네이버 지식백과] 순차 논리 회로 (IT용어사전)