중앙대 아날로그및디지털회로설계실습 예비보고서 9장 4bit adder 회로설계

목차

1. 실습목적
2. 실습 준비물
3. 설계실습 계획서

본문내용

조합논리회로(가산기)
: 2진수 2개를 더하는 경우
- 최하위 비트를 더할 때 자리올림수가 없기 때문에 2개의 2진수를 더해서 결과로 합과 다음 자리올림수를 출력으로 내면 된다. 이러한 기능을 반가산기라 한다. 그러나 상위의 자리수를 더할 때는 피가수, 가수 및 아랫자리에서 올라온 자리올림수까지 3개의 이진수를 더해서 결과로 합과 자리올림수를 출력으로 내야한다. 이러한 기능을 전가산기라 한다.

9-1. 실습목적
: 조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.

<이하 썸네일을 참조해주세요>

참고 자료

없음