실험 17_능동 부하가 있는 공통 소오스 증폭기 예비보고서

소개글

"실험 17_능동 부하가 있는 공통 소오스 증폭기"에 대한 내용입니다.

목차

1. 실험 개요
2. 실험 기자재 및 부품
3. 배경이론
4. 실험회로 및 PSpice 시뮬레이션
5. 실험절차
6. 예비 보고사항

본문내용

예비 보고 사항
(1) [그림 17-5]의 실험회로를 T 모델을 사용하여 소신호 등가회로로 표현하고, 입력단에서 바라본 회로의 입력 저항 , 출력단에서 바라본 회로의 출력 저항 , 게이트-드레인(gate-drain)간 전압 이득, 전체 전압 이득을 계산하시오.

(2) 구현한 회로의 입력 저항 과 출력 저항 을 직접 측정할 수 있는 방법을 설명하시오. 단， 입력단 저항 , 부하 저항 을 가변 저항으로 사용할 수 있다.
: 입력단, 출력단에서 흐르는 전류와 전압을 각각 측정하고 나눠주면 입력, 출력 임피던스를 구할 수 있다.

(3) 10kHz의 0.01 정현파를 입력 전압 으로 인가했을 때, 왜곡 없이 최소 0.1 정현파를 얻는 = 10V/V 공통 소오스 증폭기를 설계하시오. 수식을 통한 계산과 더불어 PSpice 등의 모의실험 툴을 이용해서 검증하시오.

참고 자료

없음