[예비보고서] 9.4-bit Adder 회로 설계

소개

2022년 중앙대학교 아날로그 및 디지털 회로설계 실습 (아날로그및디지털회로설계실습)
예비보고서 내용입니다.

목차

없음

본문내용

(B) Karnaugh map을 이용하여 간소화 된 SOP 또는 POS 형태의 불리언식을 구한다.
(답안)
앞서 Full Adder의 진리표에서 Sum을 나타내는 S와 Carry를 나타내는 Cout을 출력으로, 각각
다음과 같은 Karnaugh map을 이용하여 간소화 된 Boolean expression을 찾을 수 있다. 교재 이
론부의 그림 13-2에 제시된 전가산기의 Sum과 Carry 출력에 대한 Karnaugh map을 참고하였다.

(i) S에 대하여
Cin / AB00011110
00101
11010
Karnaugh map에서 1을 나타내는 항들을 최대한으로 묶어 간소화 된 불리언 식을 찾는다.
S=A’B’Cin+A’B(Cin)’+ABCin+AB’(Cin)’=A⊕B⊕Cin (A,B,Cin의 XOR 연산)

참고자료

· 없음