디지털시스템설계 7-segments 실습보고서

소개글

"디지털시스템설계 7-segments 실습보고서"에 대한 내용입니다.

목차

1. 실험 제목
2. 실험목표
3. 실험 내용
4. 결과

본문내용

1)　7-Segments 구동 Design
위 왼쪽 사진은 7-Segments로, a, b, c, d, e, f, g를 조합하여 0에서 9까지를 나타낼 수 있다. 또한 오른쪽 사진의 표는 7-Segments의 진리표로 a~g 중 입력 데이터가 1인 부분에 불이 들어와 표시하게 된다. 소수를 나타내기 위해서, 숫자의 오른쪽 아래에 소수점이 붙는 경우가 있는데, 이때 사진의 DP 부분이 소수점이다.

(1) Top 모듈
top 모듈의 코드이다. clock_12MHz와 RESET을 입력(인풋) 데이터로 설정하고, FND_COM은 0부터 3까지의 벡터를 갖는 4비트, FND_DATA는 0부터 7까지의 벡터를 갖는 8비트 출력(아웃풋) 데이터로 선언한다. 그리고 전선으로 연결된 내부 신호를 clock_24MHz, PLL_locked로 선언하는 Port를 설정한다.

PLL 모듈을 사용하여 12MHz clock을 24MHz로 변경하는 코드이다.

7-Segment 구현 모듈을 불러오는 코드이다. 이 코드로 7-Segment를 제어한다.

참고 자료

없음