[실험 09]
(1)
(Threshold voltage)는 Substate의 surface에 minority carrier에 의해 inversion layer가
형성되는 순간의 Gate 전압을 말한다. NMOS의 경우 P타입 기판에 분포하는 홀들을 밀어내서 전자들이
모인 채널을 형성하기 위해 ‘양극’을 인가해 주어야 하고 이 ‘양극’이 보다 더 커야 기판의홀들을 밀어내고 채널이 형성된다. 따라서 NMOS의 의 부호는 (+)부호이다. 반대로 PMOS의
경우 N타입 기판에 분포하는 전자들을 밀어내서 홀들이 모인 채널을 형성하기 위해 ‘음극’을 인가해
주어야 하고 이 ‘음극’이 보다 더 작아야 기판의 전자들을 밀어내고 채널이 형성된다. 따라서
PMOS의 의 부호는 (-)부호이다. NMOS를 높은 전압 쪽에 사용하게 되면 Gate 전압 를
인가하였을 때 Source 전압이 올라가서 가 점점 작아지고, 가 되는 순간 꺼지게
된다. 이는
출력 전압이 로 까지 올라가지 않음을 의미한다. PMOS를 낮은 전압 쪽에 사용하게
되면 마찬가지로 출력전압이 0V가 아닌 가 된다. 즉, NMOS를 낮은 전압 쪽에, PMOS를 높은
전압 쪽에 사용하면 출력 스윙이 0V와 이지만, 그렇게 사용하지 않는 경우에는 출력 스윙이
와 가 된다. 이는 원치 않는 경우이므로 일반적으로 NMOS를 낮은 전압 쪽에, PMOS를 높은 전압 쪽에 사용한다.
자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다. 저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.
파일오류
중복자료
저작권 없음
설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우