서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display

소개

서강대학교 전자공학과 4점대 학점 공돌이입니다.

A+를 받은 양질의 자료를 올립니다.

목차

1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료

본문내용

1. 목적
- 일반적인 binary decoder와 encoder의 동작 원리를 이해한다.
- 7-segment decoder의 동작원리를 이해한다.
- 표시장치(display devices)의 동작원리를 이해한다.

2. 이론
3.1 Combinational circuit design
설계하려는 회로에 대한 논리식은 Boolean Algebra에 의해 최적화할 수 있다.

Boolean Algebra
하지만 일일이 대수적 방법으로 변환하는 것보다 Karnaugh map을 이용하는 것이 더 효율적이다.
카르노 맵은 Truth table을 순서를 바꿔 작성한 것인데, 인접한 cell들 사이에 한 개의 변수만이 차이가 나도록 gray code로 배치한다.

Karnaugh map
이 때 1의 값을 가진 cell들을 2의 power 개수로 (2, 4, 8…) 최대한 크게 묶어서 product terms을 합하면 최적화된 SOP 논리식이 나오게 된다.

3.2 Decoder
디코더는 하나의 code 체계를 다른 code 체계로 변환하는 논리 회로이다. 보통 입력단자의 개수가 출력단자의 개수보다 적다. 또한 디코더는 enable 신호가 존재해, enable이 active일 때 code 변환을 실행하게 된다. 보통 n-bits의 입력으로 2n-bits의 출력 코드를 발생시킨다.

일반적인 decoder

-7-segment display-
7-segment display는 A~G의 7개 LED로 간단한 숫자 또는 문자를 표현할 수 있는 display 소자이다. dp라는 LED도 있어서 부호의 표현 등도 가능하다.

common cathode 7-segment display
common cathode의 경우 3번과 8번 단자가 gnd로 공통으로 연결되어 있고, 원하는 LED에 할당된 핀에 high를 입력시킬 경우 LED가 켜지는 원리이다.

3.3 Encoder
encoder는 출력이 입력보다 적은 bit수를 지니는 code 변환 논리회로이다. 보통 2n개의 입력단자와 n개의 출력단자가 존재하고, 입력 단자 중 하나를 선택하면 그에 따른 n-bits code가 출력되는 개념으로 작동한다.

참고자료

· Stephen Brown and Zvonko Vranesic. 2009. Fundamentals of Digital Logic with VHDL Design. 3rd ed. McGraw Hill
· https://www.csee.umbc.edu/courses/undergraduate/CMPE310/Fall07/cpatel2/slides/html_versions/chap10_lect06_memory3.html , Memory Architecture