A+ 중앙대 아날로그및디지털회로설계실습(결과)6. 위상제어루프(PLL)

소개글

A+받은 보고서입니다.

(주의) 저작권 문제 때문에 내용에 들어간 강의 영상 캡처는 제거하였습니다.
또한 수기로 작성했던 보고서기 때문에 제출한 것과 내용은 같지만 문서가 정돈되지 않았습니다.
서론, 결론 등 어떻게 분석했는지 텍스트 위주로 참고하시면 좋을 것 같습니다.

목차

1. 요약
2. 서론
3. 실험과정
4. 결과
5. 결론
6. 참고문헌

본문내용

요약 :
컴퓨터, 오디오, TV 등 통신 분야에서 폭넓게 사용되는 위상 제어 루프를 설계하고 확인하였다. 주파수 동기화의 원리를 알 수 있다. 이전 실험에서 설계한 VCO와 XOR 게이트를 이용한 phase detector, loop filter로 위상 제어 루프 회로를 설계하였다. Vref에 5V의 구형파를 넣어주고, VCO의 커패시터 용량을 바꾸어 가며 동작 주파수 범위를 확인하였다. 10 ㎋일땐, 약 12kHz

1. 서론
위상 검출기, 루프 필터, 가변 발진기로 구성된 위상 제어 루프의 위상 고정의 개념은 1930년대에 개발된 이후 전자공학과 통신 분야에 폭 넓게 사용되어 왔다. 주기적인 신호의 위상이 흔들리지 않도록 조정점을 잡아주어 정확하게 고정시킨 주파수를 발신할 수 있다. 해당 회로의 중요성을 파악하고 커패시턴스의 변화에 따른 동작 주파수의 범위를 확인할 수 있다.

참고 자료

중앙대학교 전자전기공학부, “아날로그 및 디지털 회로 설계 실습”, pp 51-54