(21년) 중앙대학교 전자전기공학부 전기회로설계실습 결과보고서 7. RC회로의 시정수 측정회로 및 방법 설계

소개글

"(21년) 중앙대학교 전자전기공학부 전기회로설계실습 결과보고서 7. RC회로의 시정수 측정회로 및 방법 설계"에 대한 내용입니다.

목차

1. 요약
2. 서론
3. 설계실습 결과
4. 결론

본문내용

요약: DMM으로 시정수를 측정하기 위해 DC Power Supply, 커패시터, DMM, Pushbutton Switch로 이루어진 회로를 구성하였다. DMM의 인풋 임피던스를 측정한 결과가 10.005MΩ 이었기 때문에 시정수를 쉽게 측정하기 위해 커패시터로 2.2 μF 전해 커패시터를 사용하였다. DC Power Supply를 통해 출력을 인가하고 스위치를 통해 충전과 방전 과정을 반복하며 시정수를 측정하였다. 총 4번의 측정으로 얻은 평균값은 22.09초로, 이론값을 계산해 얻은 22.01초에 대해 오차는 0.363%로 매우 정교하게 잘 측정하였다. FG의 출력을 1V의 사각파로 설정하고 FG, 저항, 10nF 세라믹 커패시터, 오실로스코프로 이루어진 회로를 구성하고 이 RC 회로의 시정수를 10μs로 설정하기 위한 저항값을 계산하고 가변저항을 이에 근사한 값으로 조절했다. 오실로스코프로 확인한 결과로는 10μs에서 0.28V가 관찰되었고 0.36V가 되는 시간은 8.8μs로 -23.913%의 오차를 가지는 것을 확인했다. 이 오차의 이유는 애초에 FG에서 발생한 출력전압이 1V로 측정되는 것이 아닌 0.8~0.9V로 측정되었기 때문이었다. 또한 Offset 값에 변화를 주고 파형을 관찰해보았고 주파수를 시정수 8.8μs에 해당하는 주파수로 바꾸어 결과를 확인해보았다. FG 신호의 Offset 값에 변화를 주었을 때는 CH1(FG의 파형)에는 Offset 만큼 뛰는 변화가 있었지만 CH2(저항에 걸리는 전압파형)에서는 아무 변화가 없음을 관찰했는데 이는 커패시터의 직류 성분 차단 성질 때문임을 확인하였다.

참고 자료

없음