인하대 기초실험1 Logic Gate-AND, OR Gate

소개글

인하대 기초실험1 Logic Gate-AND/OR Gate 결과보고서입니다! 2021년 1학기에 수강하였고 결과보고서 작성시 진리표는 꼭 같이 작성해야 감점 요소 없습니다!! 보고서 쓰는데 유용하게 사용해주셨으면 좋겠습니다.

목차

1. 실험 제목
2. 실험 결과
3. 결론 및 고찰

본문내용

이번 실험은 AND Gate와 OR Gate에 대해 전압을 0V 또는 3.3V 인가했을 때 나타나는 출력
파형을 분석하는 실험을 하였다.
첫 번째 실험에서 High 일 때 3.3V이고 Low 일 때 0V가 나타나는 파형이 필요한 이유를 생
각해보면 논리 게이트에서는 한 개 또는 여러 개의 입력을 받아 필요한 출력 값을 만드는데 출력
신호의 상태에 따라 0과 1로 판별하여 디지털 시스템에 사용하기 때문이다. 논리 0과 논리 1은
특정한 전압 또는 전류의 경계를 기준으로 판별하고 기준 값 대비 논리 게이트에서 출력되는 출
력 신호의 전압 또는 전류가 기준보다 높을 경우 논리 1 즉 High로 표현하고 기준보다 낮은 경
우 논리 0 즉 Low로 표현한다. 이번 실험에서는 Logic High를 3.3V, Logic Low를 0V로 설정하고
실험을 하였다. 2개의 입력을 갖는 AND Gate에서 Logic IC인 74HC08을 사용하였고 2번 입력단
에 0V 또는 3.3V로 설정하여 3번 입력단의 출력 파형을 비교하였다. AND Gate 에서는 1개라도
0이면 논리 0, 즉 Low로 출력 되고 모두 1이여야 논리 1, 즉 High로 출력되는 특성을 가지고 있
고 위 실험에서도 이론과 같게 나온 것을 확인할 수 있다. OR Gate에서는 입력 모두 0이면 출력
이 0이고 입력 1개라도 1이 있으면 1로 출력되는 것을 실험을 통해 알 수 있다.

참고 자료

없음