아주대학교 전자회로실험/전회실/ 실험2 전류-전압변환회로 결과보고서

소개글

"아주대학교 전자회로실험/전회실/ 실험2 전류-전압변환회로 결과보고서"에 대한 내용입니다.

목차

1. 실험 목적
1. 실험 도구 및 소자
3. 실험 이론
4. 실험 준비 및 예상 결과
5. 실험에 사용한 소자 측정값
6. 실험 결과
7. 예상 결과와의 비교
8. 고찰
9. 참고 문헌

본문내용

1. 실험 목적
본 실험에서는 전류 – 전압 변환회로를 다룬다. 기본적으로 연산증폭기는 이득을 통해 출력을 증폭시키므로 광범위하게 사용된다. 이는 가감산, 적분, 상수 곱하기 등의 연산 기능을 수행할 수 있다는 뜻이기도 하다. 이에 통신 분야의 DAC,ADC 기능 등 통신 분야에서 주효하게 사용된다. 이러한 연산증폭기에 대한 이해를 기반으로 본 실험은 부궤환 회로를 응용하여 전압 – 전류 변환기, 전류 – 전압 변환기, 전류 증폭기 등 다양한 회로를 구성해보고 실제 작동을 확인한다. 출력 결과를 분석하여 회로가 어떻게 이득을 만들어내는지 구동 방식과 그 영향을 이해하는 것으로 추후 연관 과목과 설계에 대한 직관적인 시각을 다질 수 있다.

2. 실험 도구 및 소자
Wavegen
파형을 발생 (설정) 함
Trigger
채널로 받아온 신호의 기준을 설정
Horizental Dial
X축을 조절
Vertical Dial
Y축 (진폭) 등을 조절
Meas(sure),
Acquire
취득한 데이터를 자동으로 조정하여 출력

<중 략>

3. 실험 이론

마찬가지로 전압 증폭기의 응용이라고 할 수 있는 전류 – 전압 변환기 회로이다. 이상적인 전류 – 전압 변횐기에서 출력 전압은 입력 전류와 저항값에만 의존한다. 부궤환에 의해 입력단에 전류가 흐르지 않으므로 전류는 부궤환을 따라 흐르게 되는데 이때의 전압 강하와 GND 사이에 걸리는 전압, 즉, -R*I_in이 출력 전압이 되기 때문이다. 따라서 입력 전류와 저항에만 비례하는 출력전압을 갖는데, 전류값만 변할 뿐 입출력 전압은 변하지 않는다. (입력은 부궤환에 의해 0으로 고정, 출력은 저항과 전류에 의존) 따라서 입출력 임피던스가 0이다. 입력 임피던스가 0이라는 것은 이 회로가 마치 단락상태처럼 아무 저항 없이 전류를 흘려보낸다는 것이고, 출력 임피던스 0 상태는 출력 전압을 입력 전류에 비례하게 만들어 준다. 이 특성은 전자 전류계 구성의 골자가 된다. 전류계가 직렬 연결되어 있을 때 전류가 측정되는 한 회로는 안정 상태를 유지한다.

참고 자료

아주대학교 전자회로실험 강의 노트 (2021)
Behzad Razavi, 김철우 외 6인 공역, 『마이크로전자회로』, 제 2판, 2009 .p599-621
James W. Wilson 외 1인 공저, 장주욱 외 9인 공역, 『회로이론』, 제 10판, 2016, p166-190
방성완, 『알기쉬운 회로이론』, 제 1판, 2016, p358-376
allaboutcircuits, (2021.03.15.), (2020.03.15.), ‘negative feedback’, ‘OP-amp’ https://www.allaboutcircuits.com
ALLDATASHEET, (2021.03.15.), (2021.03.15.),
‘741C’, https://www.alldatasheet.co.kr/view.jsp?Searchword=741C