연산증폭기특성(2) 예비보고서 A+

소개글

1. 만점 받은 보고서 입니다.
2. (중요)배경 이론이 포함되어있습니다.
3. 결론 및 고찰이 자세히 서술되어있습니다.
4. 오차분석이 이루어져 있습니다.
5. PSpice 시뮬레이션이 포함되어 있습니다.

목차

1. 실험 개요
2. 실험 기자재 및 부품
3. 배경 이론
4. 실험 회로 및 실험 절차
5. PSpice 시뮬레이션
6. 결론 및 고찰
7. Reference

본문내용

1. 실험 개요
연산 증폭기는 아날로그 회로에서 가장 널리 사용되는 회로이다. 일반적인 연산 증폭기는 차동 입력을 받아서 단일 출력을 내보낸다. 이 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율 등 기본적인 성능 피라미터들을 익히고, 실험을 통해서 측정하여, 이를 바탕으로 연산 증폭기를 이용한 응용 회로를 설계할 수 있는 능력을 배양하고자 한다.

2. 실험 기자재 및 부품
• DC 파워 서플라이
• 디지털 멀티미터
• 오실로스코프
• 함수 발생기
• 연산 증폭기(LM741)
• 저항
• 브레드보드

3. 배경 이론
-연산 증폭기 회로
아래 그림은 기본적인 연산 증폭기 회로이다. 회로는 와 같이 입력 전압 과
의 차이에 비례하는 전압 을 생성한다.

위 (a) 그림과 같이 음의 입력을 접지로 하고 양의 입력에 입력 신호를 인가하는 회로를 비반전증폭기라고 한다. 위 (b) 그림과 같이 양의 입력을 접지로 하고, 음의 입력에 입력 신호를 인가하는 회로를 반전증폭기라고 한다.

일반적으로 이상적인 연상 증포기는 다음 세 가지 조건을 만족한다고 가정한다.
1. 전압 이득 = ∞
2. 입력 저항 = ∞
3. 출력 저항 = 0
이상적인 연산 증폭기를 이용하여 위 그림과 같이 피드백 회로를 구성하면, 아래 식에서 전압 이득이 무한대일 경우 전압과 전압은 같아진다. 즉 가상 단락으로 볼 수 있다. 이 개념은 연산 증폭기를 이용한 응용 회로의 분석에 매우 유용하게 사용될 수 있다.

-연산 증폭기의 성능 피라미터
• 이득
연산 증폭기의 열린 루프 이득은 연산 증폭기를 사용하는 궤환 시스템의 정확도를 결정한다. 이득을 높이기 위해서는 속도 및 출력 전압 스윙과 같은 파라미터를 희생하므로, 최소한 필요한 이득을 반드시 알아야 한다. 또한 일반적으로, 높은 열린 루프 이득은 비선형성을 억제하는 효과도 가져온다.

참고 자료

이 강 윤. “연산 증폭기 특성,” in 단계별로 배우는 전자회로 실험 : 기본 소자부터 응용까지, 1^sted. 한빛아카데미, 2014, ch 22, pp. 327-341
유 관 호. (2021). Ch.2 Operational Amplifiers [pdf]. Available: https://canvas.skku.edu/courses/20878/external_tools/2
Adel S. Sedra. “Operational Amplifiers.” in SEDRA/SMITH Microelectronic Circuits, SEVENTH ed. New York :OxFord University Press, 2015, ch 2, pp. 58-116