공통 소오스 증폭기 [A+/고찰사항포함/결과레포트] 전자회로실험, 고찰사항

소개

"[A+/고찰사항포함/결과레포트] 공통 소오스 증폭기 전자회로실험,이강윤,고찰사항"에 대한 내용입니다.

1. 만점 받은 보고서 입니다.
2. (중요)고찰 사항이 포함되어있습니다.
3. 결론 및 고찰이 자세히 서술되어있습니다.
4. 오차분석이 이루어져 있습니다.
5. PSpice 시뮬레이션이 포함되어 있습니다.

목차

1. 실험 결과 및 분석
2. 결론 및 고찰
3. 고찰사항
4. Reference

본문내용

1. 실험 결과 및 분석
(6) 실험 회로1과 [실험 10]의 실험회로1([그림 10-4]를 결합한 실험회로 2를 구성하고, 입력에 100Hz의 0.8V_(p-p)정현파의 입력 전압을 인가한다. 이때 공통 소오스 증폭기의 입력-출력 전압의 크기를 표에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 v_sig, 출력 전압의 파형을 캡처하여 결과 보고서에 기록하시오.

우선 결선한 회로를 보면 다음과 같다.

회로를 결선할 때, 이번 실험에서는 5kΩ, 10kΩ, 47kΩ, 100kΩ 를 사용할 수 있었기 때문에 이를 조합해서 회로를 나타내었다. 또한 사용한 커패시터는 위 그림에서는 10uF이다. 커패시터는 10uF와 22uF 두 가지 모두 실험해 보았는데 결과는 커패시터의 변화에 따른 결과는 추후에 나타내겠다. 우선, 위의 그림에서는 어떤 위치에 어떤 저항이 사용되는지 모르기 때문에 PSpice 시뮬레이션 상에 나타내겠다. 즉, 위의 회로는 아래의 그림과 같다.

참고자료

· 이 강 윤. “공통 소오스 증폭기,” in 단계별로 배우는 전자회로 실험 : 기본 소자부터 응용까지, 1^sted. 한빛아카데미, 2014, ch 11, pp. 177-190
· 유 관 호. (2021). Ch.5 MOSFETs [pdf]. Available:
· Adel S. Sedra. “Diodes.” in SEDRA/SMITH Microelectronic Circuits, SEVENTH ed. New York :OxFord University Press, 2015, ch 5, pp. 246-292