기초전자회로실험 - Sequential logic design using Verilog(순서논리) 결과레포트

소개글

"기초전자회로실험 - Sequential logic design using Verilog(순서논리) 결과레포트"에 대한 내용입니다.

목차

1.실험제목
2.실험결과
3.고찰

본문내용

3. 고찰 :
SR 래치의 기본동작 방식은 S(Set)과 R(Reset) 그리고 상태유지이다. 시뮬레이션에서 볼 수 있듯이 S, R 모두 0 일 때는 그전 Q 상태를 유지하고 S=1 , R=0 일 때는 SET상태로 Q에 1을 입력하며 S=0, R=1 일 때는 RESET상태로 Q에 0이 입력되게 된다. 그러나 S=R=1 에서는 Q와 QBar의 상태가 같아 두 리터럴간의 보수 관계가 성립되지 않는 것을 알 수 있다. 즉, 두 출력간의 의미 상실로 사용을 안하는 것이다. D F/F에서는 posedge 이므로 CLK(클럭) 이 rising edge(0 -> 1) 에서만 순간적으로 플립플롭의 데이터 수정이 이루어진다. 이때 D의 상태에 따라 Q가 정해지는데 D=1이면 Q=1 , D=0이면 Q=0 이 되게 된다. 그 이외에 CLK 상태에서는 그 이전 값을 유지하는 것을 알 수 있다.

참고 자료

없음