[전자회로실험] 공통 이미터 트랜지스터 증폭기 예비보고서(A+)

목차

Ⅰ. 실험목적

Ⅱ. 이론

Ⅲ. PSpice 시뮬레이션
1. 공통 이미터 직류 바이어스
2. 공통 이미터 교류 전압 이득
3. 교류 입력 임피던스
4. 출력 임피던스
5. 오실로스코프 측정
6. 컴퓨터 실습
1) PSpice 모의실험 17-1

본문내용

[실험목적]
1. 공통 이미터 증폭기의 교류와 직류 전압을 측정한다.
2. 부하 동작과 무부하 동작 조건에서 전압 이득(), 입력 임피던스(), 출력 임피던스()의 측정값을 구한다.

[이론]
공통 이미터(common-emitter, CE) 트랜지스터 증폭기 회로는 널리 이용된다. 이 회로는 일반적으로 10에서 수백에 이르는 큰 전압 이득을 얻을 수 있고, 적절한 입력과 출력 임피던스를 제공한다. 교류 신호 전압 이득은 다음과 같이 정의된다.

여기서 와 는 둘 다 실효값, 피크값, 피크-피크값이 될 수 있다. 입력 임피던스는 입력 신호 측에서 본 증폭기의 임피던스이다. 출력 임피던스 는 부하에서 출력단 쪽으로 들여다 본 증폭기의 임피던스이다.

[PSpice 시뮬레이션]
1. 공통 이미터 직류 바이어스
a. 그림 17-1 회로의 저항값들을 측정하고 기록하라.

5. 컴퓨터 실습
1) PSpice 모의실험 17-1
아래 그림의 공통 이미터 회로는 그림 17-1의 회로와 같다. ‘out’으로 표시된 절점(node)이 유동(floating)하는 것을 막기 위해 저항 를 추가하였다. 그와 같은 유동 조건은 PSpice에서 허용되지 않는다. 이 저항을 추가하는 것은 이 회로의 기본적인 응답에 변화를 주지 않을 것이다. 다음 페이지에 나열된 순서대로 해석을 수행하라.

참고자료

· 없음