서울시립대학교 전전설2 2주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

소개글

"서울시립대학교 전전설2 2주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)"에 대한 내용입니다.

목차

1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab

2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가. 수행 과제
나. Materials(Equipments, Devices) of this Lab

3. Reference (참고문헌)

본문내용

1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
Lab-03에서 Verilog HDL 언어를 이용하여 디지털 회로를 디자인하기에 앞서 Schematic 설계를 수행 해 보는 것이다.

나. Essential Backgrounds (Required theory) for this Lab
(1) PLD(Programmable Logic Device)의 종류
- PROM(Programmable Read Only Memory) [1]
PROM은 처음에 모든 비트가 “1”로 구성되어서 나온다. 이때, 프로그래밍의 과정은 퓨즈를 태워서 필요한 비트의 부분은 “0”으로 만들어주는 것이다. 프로그래밍은 단 한번만 수행 가능한데, 이는 퓨즈를 태우는 과정이 비가역과정이기 때문이다.
장점으로 아직 데이터가 저장되지 않은(프로그래밍이 되지 않은) Blank PROM을 재고로 유지가 가능하다는 점이다.
단점으로는 한번 쓰여진 데이터가 변경이 되지 않는다는 점이다. 이러한 단점을 극복하기 위해서 Erasable PROM이 존재한다.

참고 자료

PROM(Programmable Read Only Memory)
https://en.wikipedia.org/wiki/Programmable_read-only_memory
PLA(Programmable Logic Array), 그림 1
https://en.wikipedia.org/wiki/Programmable_logic_array
PAL(Programmable Array Logic), 그림 2
https://en.wikipedia.org/wiki/Fan-out
CPLD(Complex programmable logic device), 그림 3 - https://en.wikipedia.org/wiki/Complex_programmable_logic_device
FPGA(field programmable gate array), 그림 4
https://en.wikipedia.org/wiki/Field-programmable_gate_array
FPGA의 휘발성
https://www.pdx.edu/nanogroup/sites/www.pdx.edu.nanogroup/files/FPGA-architecture.pdf
http://blog.daum.net/trts1004/12108881
https://www.quora.com/How-does-SRAM-based-FPGA-differ-from-anti-fuse-based-FPGA
https://en.wikipedia.org/wiki/Static_random-access_memory
logic cell
Spartan-3 FPGA Family_dataseheet.pdf p.3 (그림 5)
https://forums.xilinx.com/t5/Welcome-Join/What-does-quot-Logic-Cell-quot-mean/td-p/379153
https://electronics.stackexchange.com/questions/169532/what-is-an-lut-in-fpga
https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01003.pdf (그림 6)
https://www.eetimes.com/author.asp?section_id=36&doc_id=1284735#