기초실험2 반전증폭기 결과보고서

목차

1.실험내용
2.실험 결과 종합

본문내용

1) 반전 증폭기의 입력과 출력의 관계
우리가 실험하였던 반전증폭기의 회로는 그림 1과 같은데, 그림 1에서 10kΩ의 저항을 R_1, 200kΩ의 저항을 R_2라 하자. 여기서 (+)입력단자부분이 접지가 되어있으므로, V_o=A∙V_i라는 식이 성립한다.
또한 저항 R_1에 흐르는 전류 I_1에 대해 I_1=V_i/R_1 =(V_i-V_o)/(R_1+R_2 )가 성립함을 알 수 있는데 이를 정리하면 전압이득 A=V_o/V_i =-R_2/R_1 가 됨을 알 수 있다. 따라서 이 회로에서의 전압이득은 -R_2/R_1 =-(200×10^3)/(10×10^3 )=-20임을 알 수 있다.
실제 브레드보드의 사진은 촬영하지 못한 관계로 보고서에 첨부하지 못하였지만, 그림 2와 같이 입력전원은 각각 +15V, -15V의 전원을 인가하였으며 그림 3과 같이 IC 핀에서 (-)입력단자부분을 2번에, 접지가 된 (+)입력단자부분을 3번에, -15V 전원인가는 4번에, +15V 전원인가는 7번에, V_0부분을 6번에 연결을 시켰다.
전원을 인가할 때 주파수는 1kHz로 고정하였으며 전압의 피크-투-피크(V_pp)를 변화시키며 출력전압이 어떻게 변화하는지를 관찰하였다.
처음은 500mV_pp의 전압으로 실험을 진행하였고 그 결과는 다음과 같았다. 그림의 밑부분에 피크-피크[2]부분을 보면 11.3V라는 수치를 확인할 수 있는데
전압 이득A=-20인 반전 증폭기이므로 입력이 500mV_pp였다면 출력이0.5V×(-20) =-10V여야 하는데 크기는 약 10%의 오차를 보이며 비슷하게 나왔고, 위상 역시 노란색으로 되어있는 기준선을 통해 관찰하면 함수 발생기에서 나타내는 입력전압의 위상과 반대로 되어있는 것을 확인할 수 있었다.

참고 자료

없음