verilog-디지털시계(Digital watch)A+자료 코드및 레포트

소개

modelsim을 이용한 디지털 시계만들기입니다.
A+자료로 자세히 설명되어있고 주로 시뮬결과를 설명하여 코드또한 모두 자세히 설명되어있습니다.
시뮬결과사진 포함하였습니다.
총 59페이지로 구성되어있습니다.

목차

없음

본문내용

목표: Verilog HDL을 이용하여 디지털 시계를 설계 한다.
내용: 교재를 참고하여 디지털 시계를 완성 한다.
- MSL (Master Selection Logic) 설계
- DCL (Digital Clock Logic) 설계
- TL (Timer Logic) 설계
- AL (Alarm Logic) 설계
- 7-Segment 출력 설계
- 부가적인 기능 (Blink 동작, 자동 시간 증가)

Spec: Spec 관련 모든 내용은 교재의 Code 를 이해하고 분석 하여 동일하게 결정

배점: 1. MSL 설계 20점
2. DCL 설계 20점
3. TL 설계 20점
4. AL 설계 20점
5. 7-Segment 출력 10점
6. 부가적인 기능 Blink 동작 -5점
자동 시간 증가 -5점

비고: 반드시 확인하여 Simulation 결과 작성
- 동일한 Code 일 경우 전부 0점 처리
- 각각의 기능을 이해하고 본인이 설계 한 방법 설명 및 Simulation 결과로 검증
‘Ex) 위의 Simulation 결과로 확인’ 이라고 설명하면 ‘0’점 처리

참고자료

· 없음