[기초전자회로실험2] FPGA Board를 이용한 FSM 회로의 구현 예비보고서

소개

기초전자회로실험
FPGA Board를 이용한 FSM 회로의 구현

자료는 실제 실험을 바탕으로 작성되었으며,
보고서 평가 A+
기초전자회로실험 과목 A+ 받은 자료입니다.

본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)

목차

1. 실험제목
2. 실험목적
3. 실험장비 및 부품
4. 관련이론
5. 실험방법 및 순서
6. Vivado Simulation 결과

본문내용

1. 실험제목
FPGA Board를 이용한 FSM 회로의 구현

2. 실험목적
① Hardware Description Language(HDL)을 이해하고 그 사용방법을 익힌다.
② Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.

관련이론
- FPGA (Field-Programmable Fate Array)

Basys3 Artix-7 FPGA Board
1985년 미국 Xilinx사에서 최초로 개발했다. PLD(Programmabe Logic Device) 이며 특징은 I/O블록, 0 내부에 소형 Logic Cell 배열되고 Logic Cell간에 배선, 구조적으로 Gate Array, 이용자가 직접 프로그램 가능(Field Programmable Gate Array)이다.

Counter란? 2개 이상의 플립플롭으로 구성되어, 매 입력 펄스 마다, 미리 정해진 순서대로, 상태가 변하는, 순서논리회로 또는 레지스터이다. 용도는 계수(計數), 타이머, 주파수 분주기, 주파수 계수기 등에 사용된다. 카운터는 동기식 카운터와 비동기식 카운터(리플 카운터) 로 분류되며 동기식 카운터는 모든 플립플롭들이 하나의 공통 Clock에 연결되어 있어서 모든 플립플롭이 동시에 작동되며 비동기식 카운터는 리플(ripple) 카운터라고 한다.

비동기식 카운터(리플 카운터)
- 클록 펄스에 모든 플립플롭이 동기화되지 않으며 동작함
- 보통, 첫번째(LSB) 플립플롭에 만 클록펄스에 동기됨
- 바로 앞 단의 플립플롭 출력을 클록 입력으로 받아들임

동기식 카운터(병렬 카운터)
- 클록 펄스에 모든 플립플롭이 동시에(병렬로) 동기화되어 동작함

각종 카운터 종류
Modulo-n 카운터
- N개의 상태를 갖는 카운터. 즉, 최대 N개까지 계수(計數) 가능.
링 카운터 (Ring Counter)
- 플립플롭 중 단지 하나의 `1` 상태가 순환되는 형태
순환 시프트레지스터 카운터 (존슨 카운터)
- 최종단 플립플롭 보수 출력(Q')이 처음단 플립플롭 입력으로 피드백 결합됨

참고자료

· 2018_기초전자회로실험2 9주차 강의자료
· 정보통신기술용어해설 (http://www.ktword.co.kr/index.php)
· 디지털공학실험 (5th Endition)
· Electronics-tutorials (https://www.electronics-tutorials.ws/counter/count_3.html)