1) OP-AMP를 이용한 비교기
위 회로에서 기준전압 V
파형 발생기로 인가한 수치 (Vs) :sin파형, 주파수 : 주파수 : 100KHz,
Vp-p : 2V, Voffset : 0V
위와 같이 부귀환이 없는 연산 증폭기를 사용하게 되면 개방회로에서의 높은 전압이득 때문에 입력에서의 매우 작은 차이를 검출하게 되는 동작의 연산 증폭기를 비교기로 구성해보았다. 입력 전압이 어느 일정 레벨을 넘으면 반전(-) 입력은 접지로 영전위가 되고, 비반전(+) 입력에 입력 신호전압이 인가되게 되었다. 높은 개루프 전압이득 때문에 두 입력 간의 매우 작은 전압 차이에도 증폭기가 포화되어 출력전압은 최대가 되는걸 볼 수 있었다.
그림은 정현파 입력이 비교기회로의 비반전(+) 입력 단자에 인가되었을시 출력을 보여준다. 사인파가 일정 수준을 지나면 연산증폭기는 반대 상태로 출력을 최대 음(-)의 레벨로 사인파 입력을 구형파로 만드는 결과를 도출해 낼 수 있었다.
자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다. 저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.
파일오류
중복자료
저작권 없음
설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우