20장예레(공통 소스 트랜지스터 증폭기)
- 최초 등록일
- 2018.10.31
- 최종 저작일
- 2016.09
- 4페이지/
한컴오피스
- 가격 1,000원
목차
1. 제목
2. 실험 목적
3. 실험 장비
4. 이론 및 사용법
5. 출처
본문내용
제목
공통 소스 트랜지스터 증폭기
실험 목적
1. 공통 소스 증폭기의 직류와 교류 전압을 측정한다.
2. 전압 이득(), 입력 임피던스(), 출력 임피던스()를 측정한다.
실험 장비
계측기
오실로스코프, DMM, 함수 발생기, 직류전원
부품
저항(510Ω, 1kΩ, 2.4kΩ, 10kΩ, 1MΩ)
커패시터(15㎌, 100㎌)
트랜지스터(2N3823)
이론 및 사용법
1. FET 증폭기
입력 임피던스가 높고, 동시에 전압이득도 뛰어나다. FET 증폭기는 소스 전극과 드레인 전극, 그리고 제 3의 전극인 게이트 전극으로 구성되며 소스와 드레인 사이에 형성된 채널에 흐르는 전류의 양이 제 3의 전극인 게이트에 의해 조절되는 장치를 뜻한다. 작은 입력 전압으로 출력 전류를 제어한다.
- 공핍형 MOSFET ＞ JFET (입력 임피던스)
참고 자료
http://www.ktword.co.kr/
http://blog.naver.com/dolicom?Redirect=Log&logNo=10084139379
web.yonsei.ac.kr/hgjung/Lectures/ENE301/6%20FET%20증폭기.pdf
http://www.jsmyung.com/Library/JunctionFET.pdf
