실험 2. CMOS 회로의 전기적 특성 예비보고서

목차

1. 실험목적
2. 이론조사
3. 실험 장비
4. 실험 과정 및 예상결과

본문내용

1. 실험목적
Logic gate 를 이용해서 가산기(adder) 와 감산기 (substractor)를 구성한다.
디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조및 동작원리를 이해한다.

2. 이론조사
가산기
가산기는 덧셈 연산을 수행하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 이진화 십진법, 3 초과 부호와 같은 여러가지 수학적 연산을 수행하는 가산기를 구성할 수 있지만, 대부분의 가산기는 2진수의 합을 계산하고 있는데, 2의 보수나 1의 보수를 이용하여 음수를 표현하는 경우, 가산기를 가감산기로 사용하고 있다. 다른 숫자의 부호 표현의 경우 더 복잡한 가산기를 필요로 하고 있다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적 회로로 설계되어서 다양한 기능을 가지게 되었다. 입력신호 전압의 덧셈을 출력하는 디지털 회로를 가산 회로라고도 부른다. 가산기의 종류는 반가산기와 전가산기가 있다.

참고 자료

없음