서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre

목차

I. 실험 소개
II. 실험 도구
III. Pre-Lab
IV. Reference

본문내용

I. 실험 소개
• 실험 목적
A. 연산을 이용한 Half-Adder, Full-Adder, 4-bit Full-Adder, Subtractor를 설계해본다.

• 실험에 필요한 배경 지식
A. 1-bit Full Subtractor
Subtractor는 Input A and B를 빼주는 논리 회로이다. Subtractor는 Input A - Input B – Input C를 Difference와 Borrow로 Output한다. Subtractor의 작동 원리를 이해하려면 two’s complement를 이해하고 있어야 한다. Two’s complement는 음수의 Decimal을 Binary로 표현할 때, 양수의 Binary의 모든 bit에 not을 취해주고 1을 더하는 것을 말한다. 예를 들어, -2를 two’s complement로 표현하게 되면 2를 2진수로 표현한 〖10〗_((2))의 모든 비트에 not을 취한 뒤, 1을 더해주어 11〖…110〗_((2))가 된다. 하지만 1-bit Full Subtractor는 2비트만 Output으로 사용하므로 〖10〗_((2))가 된다.

참고 자료

교안 – Verilog HDL 실습 Lab#04 Combinational Logic Design, Arithmetic Logic and Comparator, 서울시립대학교.
Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.