논리회로실험 결과 6

*윤*

개인인증 판매자스토어

최초 등록일: 2016.09.24
최종 저작일: 2016.04; 10페이지/ 한컴오피스; 가격 2,000원

다운로드

장바구니

상세정보
자료후기 (0)
자료문의 (0)
판매자정보

* 본 문서는 한글 2005 이상 버전에서 작성된 문서입니다. 한글 2002 이하 프로그램에서는 열어볼 수 없으니, 한글 뷰어프로그램(한글 2005 이상)을 설치하신 후 확인해주시기 바랍니다.

본문내용

1. 실험 결과
이번 실험은 여태 까지의 실험했던 조합(Combination)논리 회로와 다르게, 현재의 출력이 과거의 입력에 의해서도 변하는 순서(Sequence)논리회로를 실험하였다.
실험에선 순서 논리 중 Latch(래치)와 Filp-Flop을 공부하였다. 래치와 플립플롭은 모두 기억소자로, 값을 저장하기 위해 사용된다. 입력방식이 같다면 둘의 출력 양상은 동일하나, 클럭의 유무로 이를 구분하였다. 플립플롭은 클럭에 의해 동작하는 동기성 기억소자이며, 래치는 클럭이 아니라 Enable 입력에 의해 동작하는 비동기성 기억소자이다.
래치와 플립플롭은 입력에 따라 S-R, D, J-K, T 등의 종류를 가지며, 6주차 실험에선 이의 다양한 예를 실험하였다.

① S-R Latch (Basic gate 구현)
S-R 구조는 가장 기본적인 순서 논리 회로로서 S는 Set, R은 Reset을 의미한다. 래치의 경우 C단자에 Enable=1이 인가되면 동작한다. 이러한 상대에서 S=R=0이라면 전 상태가 유지되고, S=0, R=1이라면 Q=0(Reset)이 되며, S=1, R=0이라면 Q=1(set) 상태가 된다.

참고 자료

Digital Design, John F. Warkerly, Pearson, 2008년
http://www.uniwise.co.kr/uniwiseWeb/file/lecture_upload/R201500353/dejjh_20.pdf

환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류	중복자료	저작권 없음	설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우	다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함)	인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우	자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

아주대학교 논리회로실험 / 9번 실험 RAM 예비보고서 5페이지

실험 과정 및 예상 결과1. 위와 같은 회로를 구성하고 주어진 실험 ... : / 담당조교님 :실험 9. RAM1. 회로 결선도※ 이때, 지면상 그리 ... tate)논리 다이어그램진리표핀 구성함수 다이어그램4. 실험 이론
[논리회로실험] Latch & Flip-Flop 예비보고서 8페이지

:과목명: 논리회로실험교수명:학 번:성 명:실험 6. Latch & Flip ... 결과1) 실험 1 : R-S Latch with Enable- 74HC ... 의 적절한 응용 및 잠재적 영향에 대한 이해를 높인다.6. 자기계발 및 책무
(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서2 8페이지

:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험2 ... . CMOS 회로의 전기적 특성1) 실험목적1. 인버터를 사용했을 때 실제 ... 의 전압을 디지털 회로에 그대로 사용할 경우, 결과값을 예측할 수 없
아주대학교 논리회로실험 / 3번 실험 예비보고서 8페이지

는지 확인하는 것을 목적으로 한다.2. 실험 이론조합 논리회로조합 논리회로 ... 다이어그램진리표이전 실험에서 배웠듯, 논리회로 (컴퓨터)는 0과 1만 사용 ... 를 연결하여 B(out)을 확인한다.6. 실험 예상 결과실험 1 : 반 가산
아주대학교 논리회로실험 / 10번 실험 D/A, A/D Converter 예비보고서 5페이지

(DAC & ADC)1. 회로 결선도※ 한쪽 면에 하나의 실험 결선도를 작성 ... 화, 부호화가 이루어지는데, 본 실험에서는 이러한 과정을 ADC 회로를 구성 ... 예상 결과실험 1-1의 결과 파형 예상실험 1-2의 결과 파형 예상실험
아주대학교 논리회로실험 / 6번 실험 Latch, Flip-Flop 결과보고서 9페이지

6번 실험 결과 보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 ... . 실험 과정 및 결과 분석1번 실험1번 실험 회로 결선도1번 실험 스케메틱1 ... : / 담당조교님 :실험 6. Latch & Flip - Flop1
아주대학교 논리회로실험 / 6번 실험 Latch & Flip_Flop 예비보고서 5페이지

: / 담당조교님 :실험 6. Latch & Flip-Flop1. 회로 ... . 실험 목적본 실험에서는 이전까지와는 달리 순서 논리회로들을 다룬다. 정확히 ... 6번 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜
아주대학교 논리회로실험 / 7번 실험 Shift Register 예비보고서 5페이지

: / 담당조교님 :실험 7. Shift Register1. 회로 결선도 ... 다. 레지스터는 이러한 성질에 따라 일종의 조합 논리회로이다. 일반적으로 레지스터 ... 및 예상 결과1번 실험 과정1. 필요한 소자와 펄스 생성기를 준비
아주대학교 논리회로실험 / 8번 실험 Counter 결과보고서 8페이지

8번 실험 결과 보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 ... : / 담당조교님 :실험 8. Counter1. 실험 과정 및 결과 분석 ... 1번 실험1번 실험 회로 결선도1번 실험 스케메틱1. 7476, 7408
아주대학교 논리회로실험 / 7번 실험 Shift Register 결과보고서 7페이지

및 결과 분석1번 실험1번 실험 회로 결선도1번 실험 스케메틱1. 필요 ... 7번 실험 결과 보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 ... 한 레지스터 회로를 구성하고 그 기능과 작동을 확인하는 실험이다. 회로는 74
[논리회로실험] Latch & Flip-Flop - 결과보고서 6페이지

:과목명: 논리회로실험교수명:학 번:성 명:실험 6. Latch & Flip ... -Flop1. 실험 과정 및 결과1) 실험 1 : R-S Latch ... (C)이 0일 때의 출력도 함께 관찰한다.실험결과SRCQ(t)001Q(t
[논리회로실험] Decoder & Encoder 예비보고서 9페이지

:과목명: 논리회로실험교수명:학 번:성 명:실험 5. Decoder ... 의 2진코드를2 ^{n}개의 서로 다른 정보로 바꾸어 주는 조합 논리회로 ... 나 BCD와 같은 코드로 변호나 해주는 조합 논리회로-2 ^{n}개
[논리회로실험] Counter_ 예비보고서 9페이지

) Counter- 클럭펄스를 세어서 수치를 처리하기 위한 논리회로- 반복해서 ... ) 74HC083) 74904) SN7447A4. 실험과정 및 예상 결과1 ... , 6번, - 선은 GND 처리)이 때 동기식 Counter이므로 회로도
[논리회로실험] 가산기&감산기 예비보고서 7페이지

1을 고려하며 두 비트의 뺄셈을 수행하는 논리회로3. 실험부품- 5V ... 예상 결과1) 실험 1 : 2X4 Dencoder- 주어진 회로를 구성 ... _54) 실험 4 : 8X3 Priority Encoder- 주어진 회로
[논리회로실험] 실험1. Basic Gates 예비보고서 9페이지

001011101110 6) NOR gate (부정 논리합)- 입력 A ... 000011101110- 발광다이오드(LED) 3개4. 실험과정 및 예상 결과1) 실험 ... 의 적절한 응용 및 잠재적 영향에 대한 이해를 높인다.6. 자기계발 및 책무
논리회로실험 예비보고서6 11페이지

을 구성하여 그 동작 특성을 알아본다.2. 실험에 대한 이론·조합논리회로 ... Latch 회로를 구성해보고 그 결과를 확인해보는 실험이다. 실험 결과를 예상 ... .[실험6-래치와 플립플롭]1. 실험 목적여러 종류의 flip-flop