논리회로실험 결과 3

목차

1. 실험결과
2. 결과고찰

참고문헌

본문내용

1. 실험결과
이번 실험은 기본적인 Gate의 조합논리회로인 가산기와 감산기를 실험하였다. 게이트는 각 회로는 최소 2개부터 최대 4개까지 Gate를 사용했으며, 간단한 회로 구성을 통해 가산기는 S와 C를, 감산기는 D와 B를 구할 수 있었다. 각 출력은 LED의 발광상태를 보고 확인할 수 있었으며, 이를 진리표와 비교하여 실험의 정상 유무를 확인하였다.

① 반가산기
반가산기는 1bit의 2개 오퍼랜드의 합을 논리게이트로 구성하였다. XOR(74HC86)과 AND(74HC08)로 간단하게 구성하였으며, 이를 통해 합 S와 캐리 C를 얻을 수 있었다. 실험시 회로는 예상 결선도와 동일하게 구성하였다.
실험결과 LED의 발광 상태는 예상 진리표와 동일하게 나타났다.

흰색선은 A, 녹색선은 B 입력을 나타내며, 출력은 왼쪽이 S, 오른쪽이 C이다. 진리표와 동일한 결과를 나타냄을 확인할 수 있었다. 이러한 출력은 실제 출력단과 GND 사이에 위치한 LED에 의해서 확인 가능했다.

참고 자료

Digital Design, John F. Warkerly, Pearson, 2008년
http://www.uniwise.co.kr/uniwiseWeb/file/lecture_upload/R201500353/dejjh_14.pdf